12th Gen Intel Core - Alder Lake

Še dobro, da je Alder Lake tema, x86 client CPUji.

Wrop je 15. jan 2022 ob 23:09 izjavil:

Če bi bilo to tako uporabno, bi že naredili. To so nišne zadeve. Že en usran FPGA čip na 28 nm tehnologiji te stane 100+ $. Na 16 nm - o cutting edge čipih pa raje ne bi. Govorimo od 10k$ in pa večkratnik tega. Tisti, ki ga kupi, prekleto dobro ve zakaj ga je kupil.

FPGA procesorji lahko stanejo po 10kEUR ali več. S tem pa lahko sprogramiraš za par milijonov tranzistorskih vrat.

Sem že pred 15 leti vidu PCBje velike 1x1m, ki so imeli po kakih 100 xilinx procesorjev gor. Očitno narejeno za neke posebne zadeve. Vprašanje če bi to danes uporabil za rudarjenje kripto. Kaj se lahko ven izlušči :)

Wrop je 16. jan 2022 ob 00:50 izjavil:

Par milijonov vrat ni nič v primerjavi z 10.000 milijoni transistorjev, ki jih ima en APU. Tudi če potrebuješ povprečno 10 transistorjev za ena vrata, je to 1.000x več. Ob tem, da so ponavadi ti poceni FPGA 10x počasnejši, če si izredno pazljiv pri načrtovanju. Da ti vezje deluje na 100 MHz se moraš že kar potruditi. Imajo sicer enote za celoštevilsko 24-48 bitno seštevanje/odštevanje/množenje, ki so precej hitri, če jih potrebuješ in da ne tratiš ostalih delov v FPGA. Za neke splošno računanje, dvomim, da je FPGA primeren.
Če pa zajemaš in obdeluješ kakšne signale, ga pa ni CPUja za PC, ki bi to vse zmogel. FPGA je res dober za izdelavo kakšnih prototipov in nizkoserijskih specifičnih izdelkov.

kaj ti bo 10 milijard tranzistorjev, če lahko samo 8 jedr računa aritmetične funkcije vzporedno? 10 milijard tranzistorjev za 8 kalkulatorjev?
Z FPGA lahko sprogramiraš 8000 kalkulatorjev, ki računajo vzporedno.

korenje3 je 16. jan 2022 ob 01:00 izjavil:

kaj ti bo 10 milijard tranzistorjev, če lahko samo 8 jedr računa aritmetične funkcije vzporedno? 10 milijard tranzistorjev za 8 kalkulatorjev?
Z FPGA lahko sprogramiraš 8000 kalkulatorjev, ki računajo vzporedno.

11 milijard tranzistorjev pri NAVI 23 sestavlja 32 CU enot, katera je vsaka sposobna 128 INT32 operacij na cikel. Pri 2,5 GHz je to 10 T Int32 operacij/s. Stane pa 400 €. 8000 kalkuratorjev, ki niso niti 32 bitni, so v najboljšem primeru zmožna četrtino tega, s tem, da tak čip stane 100 kratnik. Ob tem, da CU v GPU podpirajo precej več različnih operacij kot DPS enote v FPGA. Kar pa GPU in CPU ne znata oz. nista namenjena temu, da bi zajemal več signalov na vhodu in jih procesiral po svojih potrebah.

Wrop je 16. jan 2022 ob 10:55 izjavil:

korenje3 je 16. jan 2022 ob 01:00 izjavil:

kaj ti bo 10 milijard tranzistorjev, če lahko samo 8 jedr računa aritmetične funkcije vzporedno? 10 milijard tranzistorjev za 8 kalkulatorjev?
Z FPGA lahko sprogramiraš 8000 kalkulatorjev, ki računajo vzporedno.

11 milijard tranzistorjev pri NAVI 23 sestavlja 32 CU enot, katera je vsaka sposobna 128 INT32 operacij na cikel. Pri 2,5 GHz je to 10 T Int32 operacij/s. Stane pa 400 €. 8000 kalkuratorjev, ki niso niti 32 bitni, so v najboljšem primeru zmožna četrtino tega, s tem, da tak čip stane 100 kratnik. Ob tem, da CU v GPU podpirajo precej več različnih operacij kot DPS enote v FPGA. Kar pa GPU in CPU ne znata oz. nista namenjena temu, da bi zajemal več signalov na vhodu in jih procesiral po svojih potrebah.

z fpga lahko narediš 512 bitne kalkulatorje oz. čisto poljubno število bitov.

hujsk1999 je 16. jan 2022 ob 10:58 izjavil:

Jaz pa uporabljam samo en kalkulator za računanje. In še to vgrajenega v operacijski sistem. Ampak se mi zdi vseeno fino imeti 12900k ker 500€ ni nek denar v teh časih.

da cel sistem sestaviš za 12900k te pride 2500€ (če že sestavljaš normalnega). praktično celo plačo porabiš za pc.

no ja, če daš 2k za spodoben gpu, daš pa še 600 bucks za eno platko :P

Ja, je treba dejansko kupit tudi kaj za jest, ne... :)

korenček: 2500€ plača? HAHA si me nasmejal.

korenje3 je 16. jan 2022 ob 13:38 izjavil:

bitcoin kolapsira proti 28k€, takrat zna pridet do večjih selloff grafičnih kartic.

že čas, da propadejo.

Wrop je 16. jan 2022 ob 13:50 izjavil:

korenje3 je 16. jan 2022 ob 12:57 izjavil:

z fpga lahko narediš 512 bitne kalkulatorje oz. čisto poljubno število bitov.

To lahko narediš na kateremkoli CPU.

Ne na nivoju strojne opreme ampak emulirano. Ne razumeš te stvari. x86 so 64 bitni sistemi.

korenje3 je 16. jan 2022 ob 12:57 izjavil:

da cel sistem sestaviš za 12900k te pride 2500€ (če že sestavljaš normalnega). praktično celo plačo porabiš za pc.

Tvojo celo plačo. Ker je to sorazmerno nizka plača za nekoga ki je ekspert in ima 5+ let delovne dobe. Potrudi se za napredovanje.

Tvojo celo plačo. Ker je to sorazmerno nizka plača za nekoga ki je ekspert in ima 5+ let delovne dobe. Potrudi se za napredovanje.

Se strinjam. Zame, ki služim 50k€/mesec je to miškin dim.

Wrop je 16. jan 2022 ob 15:24 izjavil:

korenje3 je 16. jan 2022 ob 13:55 izjavil:

Wrop je 16. jan 2022 ob 13:50 izjavil:

korenje3 je 16. jan 2022 ob 12:57 izjavil:

z fpga lahko narediš 512 bitne kalkulatorje oz. čisto poljubno število bitov.

To lahko narediš na kateremkoli CPU.

Ne na nivoju strojne opreme ampak emulirano. Ne razumeš te stvari. x86 so 64 bitni sistemi.

Pa saj je vseeno, če je emulirano. Za seštevanje 512 bitne operande rabiš 8x izvesti ukaz ADC pri x64 CPU. To pomeni, da efektivno računaš s cca 500 MHz. Na FPGA pa tudi ne bo delalo s maksimalno frekvenco, ampak bo tudi precej nižja. Na pamet bi rekel, da med 4-8x nižjo. Kar znese pod 100 MHz, pri najhitrejših FPGAjih.
x86 so 32 bitni, ne 64 bitni, kot si zapisal.

fpgaji niso 32 bitni. sploh ne veš kaj je fpga.

Delajo pa z nizko frekvenco, ker lahko aktiviraš bistveno več tranzistorjev/cikel kot v x86 procesorjih. To je podobno kot pri xeon procesorjih ravno zaradi enakega problema. Pač večji izkupiček procesne moči je pri nižjih frekvencah, edini problem zaradi tega je da pridobiš na vzporednem procesiranju, medtem ko zaporedno začne trpet. Pri x86 sistemih je pa pomembno zaporedno procesiranje. In zaporedno procesiranje rešujejo s kompleksnimi ukazi, kjer lahko sprocesiraš več podatkov večkrat v enem ciklu. Recimo avx-512 je dober primer. Ravno zaradi tega ima avx-512 cappano frekvenco, ker aktivira preveč tranzistorjev naenkrat in bi lahko skurilo procesor.

https://www.mindfactory.de/Highlights/M...

korenje3 je 16. jan 2022 ob 16:05 izjavil:

fpgaji niso 32 bitni. sploh ne veš kaj je fpga.

Delajo pa z nizko frekvenco, ker lahko aktiviraš bistveno več tranzistorjev/cikel kot v x86 procesorjih. To je podobno kot pri xeon procesorjih ravno zaradi enakega problema. Pač večji izkupiček procesne moči je pri nižjih frekvencah, edini problem zaradi tega je da pridobiš na vzporednem procesiranju, medtem ko zaporedno začne trpet. Pri x86 sistemih je pa pomembno zaporedno procesiranje. In zaporedno procesiranje rešujejo s kompleksnimi ukazi, kjer lahko sprocesiraš več podatkov večkrat v enem ciklu. Recimo avx-512 je dober primer. Ravno zaradi tega ima avx-512 cappano frekvenco, ker aktivira preveč tranzistorjev naenkrat in bi lahko skurilo procesor.

Nikjer nisem napisal, da so FPGA 32 bitni.

Ne, ne delajo zaradi tega na nizkih frekvencah, ker bi lahko aktiviral bistveno več tranzistorjev na cikel. Razdalje so enostavno prevelike, da bi vezje teklo na visokih frekvencah. Večji izkupiček procesne moči je pri višjih frekvencah. Če si pa mislil energijski izkupiček, se pa strinjam. Bolje je nič računati, če je energija problem. Pri x86 in x64 sistemih je hitrost zaporednega procesiranja pomembna, se strinjam. In tega načeloma ne rešujejo s kompleksnimi ukazi. Rešujejo ga z uvedbo različnih principov, npr. špekulativno izvrševanje ukazov, uvedbo hyperthreadinga, cel kup zadev, da se eliminira ali združuje ukaze, pohitritev trenutnih ukazov, večjimi predpomnilniki in dodatno logiko, da je zgrešitev pri dostopih do predpomnilnikov čim manjša, da so pri skokih zastoji v CPU čim krajši, itd. Večjo zmogljivost procesiranja procesiranja, pa lahko tudi rešuješ z siršimi računskimi enotami in temu prilagojenimi ukazi, ampak to ti pomaga samo če imaš take vrste probleme, ki to omogočajo. Pri računanju odvisnih podatkov, ti AVX512 prav nič ne pomaga.

korenje3 je 16. jan 2022 ob 18:22 izjavil:

Sej pravim da ne veš kaj pišeš. Razdalje nimajo nobene vloge, ker imaš na vsakih nekaj tranzistorjev "poživitveno napajanje" - tudi programabilno.
Sicer pa prvo moraš sprogramirat fpga čip preden začneš pametovati.

Jao...

korenje3 je 16. jan 2022 ob 18:22 izjavil:

"In tega načeloma ne rešujejo s kompleksnimi ukazi" - narobe. rešujejo s kompleksnimi ukazi, tako da se čim večje zaporedje podatkov reši v čim manj ciklih. včasih so bile funkcije a+b=c, danes lahko računa a+b*c/d^e=f v enem ciklu. Če razumeš kaj ti hočem povedat.

Tako si mimo vsekal, da še sam ve veš kako. Množenje, deljenje, pa še na potenco bi ti računal v enem ciklu? Osnovni koncepti načrtovanja aritmetične logične enote ti niso jasne. Hipotetično lahko to izračunaš v enem ciklu, ampak ta cikel bo tako dolg, da ti frekvenca v najboljšem primeru pade za 100x. Posledično ti pade hitrost izvajanja vseh operacij, ki se izvajajo v ALE. Tudi enostavnih, kot je npr. primerjava dveh operandov. Večino enostavnih ukazov, ki se lahko izvedejo v eni periodi pri 5 GHz, bi ti upočasnil na nekaj MHz. Le zakaj se kompleksnejše ukaze razbija na enostavnejše. Ob tem, da so nekatere pogosto uporabljene kompleksnejše aritmetične enote narejene cevovodno. Celoštevilsko množenje ima v današnjih desktop CPU latenco 3 cikle. Lahko jo skrajšaš na 1 ciklel s tem, da vse ostale operacije umetno upočaniš z nižanjem frekvence CPU. Le zakaj tega ne vidiš?
Če lahko komplekne ukaze izvedeš v eni urini periodi, lahko manj kompleksne in pogosto bolj uporabljene ukaze izvedeš še hitreje. Le kaj izbirajo inženirji pri AMD in Intelu.

korenje3 je 16. jan 2022 ob 18:22 izjavil:

"npr. špekulativno izvrševanje ukazov" - ok spet neko nepoznavanje. Te stvari se uporablja za loop ukaze, kjer se išče smer iz nabora podatkov v pozitivno ali negativno stran, da se najde specifični element.

Uporablja se pri (pogojnih) skočnih ukazih. Nabor podatkov, pozitivno, negativno in specifični element? Nabor besed je na nivoju naora ukazov 4004.

korenje3 je 16. jan 2022 ob 18:22 izjavil:

"uvedbo hyperthreadinga" - izvajanje dupliranih funkcij na jedru (to je vzporedno 2 enaka ukaza). Torej kako je dupliciranje ukazov 2x(a+b)=c boljše kot multipliciranje nx(a+b)=c ?

Ufff. Spet si ga pihnil povsem mimo. Niti ne bom razlagal.

korenje3 je 16. jan 2022 ob 18:22 izjavil:

"dodatno logiko, da je zgrešitev pri dostopih do predpomnilnikov čim manjša" - kakšne zgrešitve? kaj sanjaš? pri zaporednem procesiranju se vedno ve na katero mesto dostopat če ne crkne program.

Tvoje že osnovno nepoznavanje delovanje procesorjev je res že povsem razgaljeno. Dostopi do predpomnilnika se končajo z zadetkom ali z zgrešitvijo. Torej ali se dostopan podatek na izbranem naslovu sploh nahaja v predpomnilniku ali ne. Če se, odlično. Če ne, mora logika prinesti naslovljen blok iz višje pomnilniške hierarhije. Kam in kako se bodo prenašali bloki podatkov iz in v predpomnilnik je odvisna tudi verjetnost zgrešitve, ki mora biti čim manjša. Direktni (preslikani) predpomnilnik ni tako smiselen, ker ga lahko zjebe že kopiranje iz dveh naslovov, ki dostopata do istega bloka v predpomnilniku. Očitno je set asociativen predpomnilnik L1 z asociativnostjo 8 trenutno najbolj zaželjen pri desktop CPU. Tudi nima smisla pri zgrešitvi vreči ven iz nekega nivoja predpomnilnika tisti blok, ki je bil dostopan nazadnje. Bolje, da zamenjaš blok v dostopanem setu naključno ali ceno najdlje neuporabljenega.

korenje3 je 16. jan 2022 ob 18:22 izjavil:

intel je že pred leti analiziral tipe ukazov, ki se izvajajo na procesorju in jih spravil v posebne funkcije, ki so danes del sse, avx ipd.
Če program teh ukazov ne uporabablja potem ni pohitritve, če jih pa pa je. Vse to je delo prevajalnika programske kode.

Večinoma že znane ukaze je vektoriziral, tako, da se izvajajo nad vektorskimi podatki. Seveda je dodal še kake posebne funkcije za bolj specifične/neračunske namene za kako dodatno pohitritev. Za večino teh operacij velja, da, če programer ni slišal zanje, jih verjetno tudi direktno ne potrebuje.

Ko te že zanima.
Diplomiral z 10 na FRI UNI smer Strojna oprema prav na Xilinx špartanski 3E razvojni ploščici. Veliko VHDL kode in neprespanih noči.
Razvojno orodje Vivado ti lepo izračuna kakšne so kombinatorične zakasnitve v načrtovanem vezju na izbranem FPGA čipu. Pove ti tudi maksimalno frekvenco, ki jo lahko vezje doseže. Če je večja lepo, če ne dosega, greš v optimizacijo ali pa zmanjšaš frekvenco delovanja vezja.
Specializirane DPS enote imajo npr. več možnosti konfiguracije. Pri računanju lahko uporabljaš vmesne cevovodne registre in bo lahko vezje delalo na višji frekvenci (nad 700 MHz), lahko pa vmesnih registrov ne uporabljaš, pa bo frekvenca padla več kot za polovico (pod 300 MHz), v idealnem primeru. Maksimalne frekvence so odvisne od hitrostnega razreda čipa in serije čipa.
Pri operacijah nad 512 bitnimi operandi pa pozabi na hitrost. Zapletene funkcije v eni urini periodi pri visokih frekvencah tudi.

Saj, če si že delal, potem ti ne bo težko tega preverit. Samo 3 512 bitne registre rabiš in sešteješ dva operanda ter shraniš. Pa poročaj kakšen je faktor zakasnitve glede na 32 bitne operande. Poglej še razliko, če vezje implementiraš samo v CLB ter če še uporabiš DSP enote.

Ne! To je good read :)

Wrop je 16. jan 2022 ob 22:40 izjavil:

Ko te že zanima.
Diplomiral z 10 na FRI UNI smer Strojna oprema prav na Xilinx špartanski 3E razvojni ploščici. Veliko VHDL kode in neprespanih noči.
Razvojno orodje Vivado ti lepo izračuna kakšne so kombinatorične zakasnitve v načrtovanem vezju na izbranem FPGA čipu. Pove ti tudi maksimalno frekvenco, ki jo lahko vezje doseže. Če je večja lepo, če ne dosega, greš v optimizacijo ali pa zmanjšaš frekvenco delovanja vezja.
Specializirane DPS enote imajo npr. več možnosti konfiguracije. Pri računanju lahko uporabljaš vmesne cevovodne registre in bo lahko vezje delalo na višji frekvenci (nad 700 MHz), lahko pa vmesnih registrov ne uporabljaš, pa bo frekvenca padla več kot za polovico (pod 300 MHz), v idealnem primeru. Maksimalne frekvence so odvisne od hitrostnega razreda čipa in serije čipa.
Pri operacijah nad 512 bitnimi operandi pa pozabi na hitrost. Zapletene funkcije v eni urini periodi pri visokih frekvencah tudi.

Saj, če si že delal, potem ti ne bo težko tega preverit. Samo 3 512 bitne registre rabiš in sešteješ dva operanda ter shraniš. Pa poročaj kakšen je faktor zakasnitve glede na 32 bitne operande. Poglej še razliko, če vezje implementiraš samo v CLB ter če še uporabiš DSP enote.

tukaj je samo en, ki je delal diplomsko delo s tem čipom - Milan Pulko. da vidimo...

izgleda kot tutorial, prepis iz knjige. Si nisem predstavljal da so faksi prišli tako nizko, da lahko delaš diplomsko delo brez aktualnega problema oz. naloge za katero rešitev ni potrebna.

Imaš resne probleme s selektivnim branjem. Že na prvi strani diplomske naloge ti piše Univerza v Mariboru. FRI ni FERI. Sem prepričan da gospod še danes zadeve obvlada. Namreč takih diplomskih tem se ravno ne da slepo prepisovati, spoh pa ne leta 2008, ko so bile informacije bistveno bolj skope. Velja tudi za kasneje. Sicer so bile informacije bolj dostopne, ampak če nimaš pameti, zadeve enostavno ne delujejo, brez da veš kaj delaš. Ni to burek diploma.

Drugače pa ja. Komot narediš 512 bitni blokec - enostavni seštevalnik. Večje zakasnitve lahko pri načrtovanju zamenjaš za manjšo prostorsko porabo in obratno. Sicer pa današnji Xilinx FPGA imajo CLB enote prilagojene tudi seštevalnikom/odštevalnikom. Če se prav spomnim je 32 bitni seštevalnik na spartan3 porabil 8 SLICE enot ali 4 CLB. Maksimalna frekvenca neke dokaj enostavne ALE pa je bila nekaj čez 100 MHz. Največjo zakasnitev v vezju je bila zaradi barrel shifta. Celoštevilsko množenje implementirano V CLB enotah pri 100 MHz, kar pozabi. Tudi na današnjih FPGA. Ne dajajo na FPGA posebne DPS enote, ki ti omogočajo množenje/seštevanje/določene logične operacije, zaradi lepšega. To je zaradi nuje po hitrosti in prostorskih prihrankih.

Je pa tako, če imaš neko zakasnitev pri eno-bitnem seštevalniku imaš pri 512 bitnem 512x daljšo. Kot pri računanju na roko, ko prenasaš carry bit v naslednji seštevalnik. Carry bit se da sicer računati tudi v naprej, ampak ti zaradi tega predhodnega računanja hitro raste prostorska zahtevnost. Včasih so CPU računali po 8 bitov naekrat z enako zakasnitvijo (8 bitov v rezultatu + carry flag, ki je šel naprej v naslednji 8 bitni seštevalnik, je bil enako hitro na voljo). Torej so imeli 32 bitni seštevalniki skupaj samo 4x zakasnitev kot enobitni seštevalniki.
Ne vem, če je to danes pri 5 GHz+ dovolj.

kar naj tukaj ostaneta, vsaj lahko nekej pametnega preberemo. upam da se še ti vključiš

@FireSnake,
Sem vedel, da se boš pridružil debati.

Kaj ti pomaga, da se na zadeve spoznaš, če pa ne slediš in ne bereš podrobno:

Rešujejo ga z uvedbo različnih principov, npr. špekulativno izvrševanje ukazov, uvedbo hyperthreadinga, cel kup zadev, da se eliminira ali združuje ukaze, pohitritev trenutnih ukazov, večjimi predpomnilniki in dodatno logiko, da je zgrešitev pri dostopih do predpomnilnikov čim manjša, da so pri skokih zastoji v CPU čim krajši, itd

Le kaj bi lahko ta dodatna logika tudi vsebovala in kako bi jo imenovali?

Ni potrebe po takih izjavah.
Nihče od nas ni dolžen dajati informacij o svoji izobrazbi.

Nevermind. Očitno gre vseeno skozi :)
Dobil po kr dobrih cenah vso to robo.

442 GIGABYTE Z690 AORUS Master Wi-Fi 6E, Sockel 1700, E-ATX-Mainboard, 4x DDR5 max. 128GB, DisplayPort 1.4a, BT
239 1000W be quiet! Dark Power 12 ATX 2.52 Netzteil, 80 PLUS
559 Intel Core i9-12900K, 8C+8c/24T, 3.20-5.30GHz, tray, Sockel 1700 (LGA), Alder Lake-S CPU
449 32GB (2x 16GB) G.Skill Trident Z5 RGB silber DDR5-6000 DIMM CL36-36-36-76 Dual Kit
2x 357 2.0 TB SSD Seagate FireCuda 530 SSD + Rescue, M.2/M-Key (PCIe 4.0 x4), lesen: 7300MB/s, schreiben: 6900MB/s SLC-Cach
139 be quiet! Silent Loop 2 360mm
114 be quiet! Silent Base 601 orange, schallgedämmt

korenje3 je 17. jan 2022 ob 10:56 izjavil:

ta wrop po moje špekulira, da bomo nasedli, da je diplomiral na fpgajih brez diplomskega dela.

Itak, da špekuliram. Vse to si sproti izmišljujem. Po tvoje seveda. Tvojemu "znanju" lahko nasede samo kak, ki računalnika niti od blizu ni videl.



Včeraj se mi ni dalo odpreti virtualke, zato pa ti servisiram danes to lepo slikico.
Lepo se vidi, kako linearno raste zakasnitev seštevalnika z rastjo števila bitov. Levo so podatki. Desno pa delček tehnološke sheme tega seštevalnika.

Sedaj pa še ti lahko podkrepiš kake svoje trditve. Npr. primer kakšnega kompleksnega ukaza, ki se izračuna v enem ciklu, npr. a+b*c/d^e=f, kot si dal sam primer.

korenje3 je 17. jan 2022 ob 12:28 izjavil:

vse je ceneje. V sloveniji bi tole stalo prek 3500EUR.



Ne govori,ze ko sem gledal napajalnik je bila razlika 80€ CPu 100€ aja pa milko dobis gratis to neki je plata je cca 70-90€.Rame ne bom gledal skoda casa ker je ze v nemciji po 100€ razlike ali več.