AMD ZEN - nova X86 Jedra

Ne sme biti prezgodaj, ker bodo kupci 2000 serije zamerili.

Tole ni bench MPja.

FlyingBee je 12. nov 2018 ob 20:43 izjavil:

Zakaj potem na dx12 problemi. En čas se je veliko dx12 in amd skupaj govorilo.

BF ni nikol delal lepo na DX12. Samo mantle laufa odlično. Pa tud ta je imel težave če so imel grafe manj VRAMA (leak)

Ha ha ha, bolj je mislil na dolocene instrukcije ki jih uporablja program. Ce gledamo avx512 (fpu) je intel dalec spredaj

To pa ni to.

IPC je število inštrikcij na cikel.

Če en program rabi 100 inštrukcij, da se izvede se:
- pri IPCju 1 izvede v 100 ciklih,
- IPCju 1.29 izvede v 77,5 ciklih

In to nima nobene veze s tem, kakšne vrste workload (spet nimam slovenske besede na jeziku) je.

Številke so zgolj simbolične - za lažjo razlago.

FireSnake je 13. nov 2018 ob 15:26 izjavil:

In to nima nobene veze s tem, kakšne vrste workload (spet nimam slovenske besede na jeziku) je.

whaat?
Če bi blo tko simpl, potem lahko ryzen opravič več inštrukcij na cikel kot intel (glej agners blog).

Wrop je 13. nov 2018 ob 16:32 izjavil:

IPC definicija in številke ti sicer štimajo, zaključek pa niti ne.
IPC je vsekakor odvisen od (vrste) dela - množice ukazov, ki ga dobi procesor. Če boš poganjal igre bo imel procesor drugačen IPC, kot če boš brskal po spletu.

A res?
IPC se, po tvoje, spreminja.

Daj tole prevedi malo bolj na strojni nivo.
Sama ušesa so me.

Dajmo se na st performance v cb15 omejiti. Omenja se 230 za zen2.

FireSnake je 13. nov 2018 ob 23:02 izjavil:

Wrop je 13. nov 2018 ob 16:32 izjavil:

IPC definicija in številke ti sicer štimajo, zaključek pa niti ne.
IPC je vsekakor odvisen od (vrste) dela - množice ukazov, ki ga dobi procesor. Če boš poganjal igre bo imel procesor drugačen IPC, kot če boš brskal po spletu.

A res?
IPC se, po tvoje, spreminja.

Daj tole prevedi malo bolj na strojni nivo.
Sama ušesa so me.

Počak zdej, mi iščemo IPC v praksi ti nabijaš po svoje. Če se gremo po specsih ti že sama dokumentacija pove, da je IPC relativen glede na operacijo, ki jo izvaja procesor.
V osnovi lahko ryzen naredi 5 inštrukcij ( celo 6, ampak pod pogojem) per clock intel pa 4 in še to mora coda laufat direktno iz micro-cacha.

Pusti ti te tvoje razlage in bodimo bolj praktični. V praksi se avg. IPC izmeri tako, da se laufa več različnih aplikacij pri določenem clocku. In že takoj, če primerjamo FPU pri 512/256bit bo intel spredaj in to kar za ~2x, če bo uporabljal 512bit.

FireSnake je 13. nov 2018 ob 23:02 izjavil:

Wrop je 13. nov 2018 ob 16:32 izjavil:

IPC definicija in številke ti sicer štimajo, zaključek pa niti ne.
IPC je vsekakor odvisen od (vrste) dela - množice ukazov, ki ga dobi procesor. Če boš poganjal igre bo imel procesor drugačen IPC, kot če boš brskal po spletu.

A res?
IPC se, po tvoje, spreminja.

Daj tole prevedi malo bolj na strojni nivo.
Sama ušesa so me.

Imaš program, ki je sestavljen iz določene (večkratne)množice ukazov. Število ciklov, ki jih program potrebuje, da se izvede, pa deliš s številom ukazov, ki jih cpe izvrši. Iz tega lahko izračunaš IPC.
(Večkratna)množica ukazov iz enega programa v večini primerov ni enaka (večkratni)množici drugega programa. Takoj, ko imaš dve različni večkratni množici ukazov, pa boš težko dobil isti IPC, saj se vsi ukazi ne izvedejo v enem ciklu.
Če računaš IPC enega programa, ki uporablja veliko FP operacij, bog ne daj, da je veliko trigonometričnih operacij, boš dobil precej različen IPC kot, če računaš IPC enega programa, ki uporablja veliko celoštevilčnih operacij. Če v naslednji generaciji cpe pohitriš samo en del ukazov, npr trigonometrične operacije, boš dobil višji IPC samo pri prvem programu, pri drugem pa se ne bo spremenil kaj veliko.
Če še vse to prenesem na zen2 in 29 % višji IPC glede na zen, ki so ga izmerili. Vemo, da so marsikaj dodelali in pohitrili. Zen je imel podporo za AVX2 ukaze. Torej operacije nad vektorji dolžine 256 bitov. Ni pa imel strojne podpore za računanje nad vektorji dolžine 256 bitov, ampak samo 128 bitov. Te vrste operacij je zen razdelil na dve podoperaciji. Recimo, da sta trajali dve enoti časa. Zen 2 pa je dobil še strojno podporo za računanje vektorjev dolžine 256 bitov in sedaj ista operacija traja samo eno enoto. IPC se je povečal za 2x za te ukaze. Profitirali bodo programi, ki uporabljajo te ukaze. Ostali ne. Ker programi niso sestavljeni samo iz AVX2 ukazov bo skupna pohitritev manjša.
Sicer je zen 2 dobil še vrsto drugih izboljšav, tako, da bodo vsi programi deležni večje hitrosti izvajanja. Ne moremo pa pohitritve programov, ki masovno uporabljajo AVX2 ukaze in so zaradi tega tudi več profitirali, prenesti na programe, ki teh ukazov ne uporabljajo v taki meri. 29 % višji IPC v teh specefičnih programih se zelo verjetno ne bo odražalo v 29 % višjem IPC pri ostalih programih. Kakšno po povprečje narastka IPC - raje hitrosti v igrah in ostalih vsakdanjih programih bomo še videli.

Toj staro. Zih je CB dobil kako novo revizijo vmes.

Recimo.

Sem spregledal, da želiš 3GHz.

Verjetno med 144 in 150.

Premalo. Po tvojih izračunih je potlej IPC samo 2%.

183p pri 4,4 GHz, kar nanese 125p pri 3 GHz.

FireSnake je 14. nov 2018 ob 08:07 izjavil:

Pebkac je 13. nov 2018 ob 23:48 izjavil:

IPC definitivno se spreminja glede na to kateri ukazi se izvajajo, v kakšnem vrstnem redu se izvajajo, pa še marsikaj drugega vpliva na to številko.

Jaz sem ostal še v času PICev (in v asemblerju). Kjer sem si lahko izračunal, kdaj se bo program izvedel ... se posipam s pepelom.

Verjamem, da se v kakih zelo preprostih arhitekturah da natančno predvidet, koliko časa se bo program izvajal. Če določen ukaz vedno vzame X ciklov in se ukazi izvajajo zaporedno en za drugim, je to simpl. Ampak high-end CPUji že desetletja niso več tako preprosti. Ker so frekvence omejene s fiziko, so pač pogruntali en kup trikov, ki omogočajo izvajanje več ukazov istočasno (kjer je to možno - odvisno od programa). Ko uvedeš superscalar arhitekturo, dodaš pipelining, branch prediction, out of order execution,... se zadeve zelo zakomplicirajo in je težje predvidet, koliko ukazov se bo v danem trenutku izvajalo paralelno, koliko časa bo določen ukaz čakal, da so vsi operandi na voljo, ipd. Nekateri pravijo, da je danes assembler high-level jezik v primerjavi s tistim, kar se dejansko dogaja v procesorju

Potem pa je tu še problem v tem, da RAM ni sinhroniziran s CPU jedrom in je (relativno) zelo počasen, zato so uvedli več nivojev predpomnilnika. Tako da je zakasnitev dostopa do pomnilnika zdaj odvisna od tega, kje točno se podatki nahajajo. Najhitreje je seveda, če delaš direktno z registri, počasneje če dostopaš do L1, nato L2 in L3, RAM pa najpočasnejši.

Rezultat vsega tega je, da lahko IPC direktno primerjaš samo, če poganjaš isti program z istimi vhodnimi podatki. Zato so tudi razni standardizirani testi, kot je npr. Cinebench postali kar popularni.

FireSnake je 14. nov 2018 ob 08:07 izjavil:

Pebkac je 13. nov 2018 ob 23:48 izjavil:

IPC definitivno se spreminja glede na to kateri ukazi se izvajajo, v kakšnem vrstnem redu se izvajajo, pa še marsikaj drugega vpliva na to številko.

Jaz sem ostal še v času PICev (in v asemblerju). Kjer sem si lahko izračunal, kdaj se bo program izvedel ... se posipam s pepelom.

Tudi tam nisi mogel izraunati IPC na splosno, ker se niso vsi ukazi izvajali en cikel (nekateri so se izvajali dva cikla). Pri superskalarnih CISC procesorjih je problem samo se bistveno vecji.

Brezveze se ukvarjati z IPC-jem na tako rigorozen način.
Sam imam raje izraz "single core/thread performance", vendar razumem, če kdo prihaja na dan z IPC-jem, da se pogosto misli v tej smeri.
Testi bodo pokazali, kje so izboljšave v zmogljivosti in na podlagi tega se bo lahko marsikdo odločil za nakup.

Recimo sam predvidevam okoli 2500-2700 točk v single thread performance pri passmark testu (2600X jih nabere 2139).
https://www.cpubenchmark.net/singleThre...

Upamo lahko, da bo izkoristek pri proizvodnji dober in da bo 8c pod 350€.
Še eno dobro vprašanje je, če bo nov chipset.

Upam, da bo 2x 4C die+ uncore die z hitrejšim IF.

Kr konkretna zadeva... amd že prodaja MILAN, lulz.

Jarno je 15. nov 2018 ob 16:07 izjavil:

Predator X je 14. nov 2018 ob 17:07 izjavil:

Upam, da bo 2x 4C die+ uncore die z hitrejšim IF.

1x8 je lahko bolje od 2x4. Glede na to, da 7nm ponuja 2xdensity, je izvedljiv.

Odvisn... bolj je imet 2400MHz IF + 2CCXx4C (~50ns za ddr4) kot pa 1200MHz IF in 1CCXx8C.
Razn, če bodo spremenil arhitekturo za AM4.

Da tebe jezim

UPDATE!

AMD "Zen 2" IPC 29 Percent Higher than "Zen"

https://www.techpowerup.com/249450/amd-...

As we demonstrated at our Next Horizon event last week, our next-generation AMD EPYC server processor based on the new 'Zen 2' core delivers significant performance improvements as a result of both architectural advances and 7nm process technology. Some news media interpreted a 'Zen 2' comment in the press release footnotes to be a specific IPC uplift claim. The data in the footnote represented the performance improvement in a microbenchmark for a specific financial services workload which benefits from both integer and floating point performance improvements and is not intended to quantify the IPC increase a user should expect to see across a wide range of applications. We will provide additional details on 'Zen 2' IPC improvements, and more importantly how the combination of our next-generation architecture and advanced 7nm process technology deliver more performance per socket, when the products launch.

od kdaj pa TPU izdeluje procesorje.

Eh, 29% je itak za širšo množico nepomemben podatek.