tri state pojav?

mene zanima zakaj točno pride do pojava tri-state.
lp

3 state inverter je narejen v CMOS tehnologiji recimo s serijskima tranzistorjema. Ali pa je narejen s transmission gate varianto. Stvar se obnaša kot navaden CMOS inverter, le da mu dodamo še stanje visoke impedance (Hi-Z), kjer odklopimo OBA tranzistorja (pull up in pull down), tako da iz izhoda ne more teči noben tok. Poanta je v tem, da v Hi-Z stanju izhod vezja ne vsiljuje nobene logične napetosti. Z uporabo Hi-Z je zato recimo možno povezovati različne enote na vodilo. Temu služijo bus transcieverji, ki so najbolj enostaven primer večbitnih 3 state bufferjev.

No iz tega zdaj kaj dosti ne vidim vidim paq dovolj da lahko rečem da je tri state v tem primeru neumnost. Razen če je s tem mislil da grejo vrata v high Z in stem pač napetost ni definirana. Samo se bojim da ni tega mislil. Mislim da je misli nedefinirano stanje. To je stane pri logičnih elementik kje ne veš ali je 0 ali 1. To pomeni stanje, ki si ga ne želiš (ga ne smeš dopuščati). Da malo bolj razložim (na pamet). Npr definiraš 0 je 0-2V in 1 je 3-5V. Vse kaj je med 2 in 3 V pa je nedefinarano stanje. Potem imaš pri posamznih standardih CMOS, TTL, STTL, LVTTL, ... te meje natančno določene. In tudi pri čipih ti proizvajalec vedno poda kako bodo te meje odvisne od napajanja in kaj bo čip zagotovil pod določenimi pgoji na izhodu. No v glavnem tega se je treba hudičevo držat ker drugače se logika obnaša nepredvidljivo.

V šoli pa se kar upogumi in profa povprašaj kaj je s tem tam mislil in če je povedal narobe gar kar poduči da nebodo vsi ki ste ga poslušali narobe mislili.