» »

generiranje kvadratnih pulzov - tehnike

generiranje kvadratnih pulzov - tehnike

ql000 ::

Zanimajo me razne tehnike, kako generirati kvdratne pulze, raznih frekvenc, dolžin,... Jaz sem naredil eno svojo varianto za PIC-a in sedaj delam benchmarking podobnih izdlekov na netu, samo ne poznam tehnik, kako to drugi delajo.

LP

Azrael ::

Odvisno je kakšen frekvenčni razpon rabiš in koliko sme oblika impulza odstopati od idealne.

Izvedbe so možne tudi s CMOS vezji, 555, pa tudi tranzistorski multivibrator lahko uporabiš v ta namen. Vse je odvisno od zahtev in kolikšne tolerance si lahko privoščiš.
Nekoč je bil Slo-tech.

Brane2 ::

Za moje pojme danes najbolj prefinjen prijem, še dosegljiv hobistu, je generacija z FPGA čipom in sicer iz internega RAM-A.

Stvar je naravnoast rojena za te zadeve. Hitra ko prasica, ne predraga, pa tudi kar nekaj jo je lahko v čipu.
On the journey of life, I chose the psycho path.

ql000 ::

Pa obstajajo variante, kje sistemu rečeš rabim toliko in toliko pulzov, takih dolžin, s tako pavzo, pa po 10-tih taki pulzih mi dej še 33 drugačnih pulzov,....? Malo filozofiram, sam to zna narest moj generator v območju dolžine pulza ali pavze 0.7us do neskončnosti (OK, ne ravno do neskončnosti ampak 65536 x 65536).

Brane2 ::

Sicer nekaj podobnega delam sedaj, vendar z mikrorkmilnikom.

Gre za vezje, ki popravlja sliko na CRTju. Fora je v tem, da se s tistimi trajnimi magnetki ne da naštelat slike,da topovi zadanejo v piko povsod. Naštelaš na centru, cveti na robu ali obratno.

Sem pa našel ob trajnih magnetkih vdelana še dva coila, s katerima se da statično korigirat stvari.

Če bi ju krmilil z mikrokrmilnikom, ki bi recimo bral neko tabelo iz RAM-a in preko DAC-a krmilil tuljavi, bi lahko barve ujel "v snajper" na celem zaslonu.

Bi blo lepše zadevo naredit z FPGAjem, samo bi blo verjetno preveč dela, zato razmišljam o PIC16F877, nisem pa še dokončno odpisal kakega Spartan 3E....
On the journey of life, I chose the psycho path.

Zgodovina sprememb…

  • spremenil: Brane2 ()

ql000 ::

Mnja, sej FPGA-ji me rajcajo, priznam, samo nekako nimam volje šaltat arhitekture. Je pa res, da sem prav prekleto presenečen kak poceni so EVB-ji za FPGA-je. 300$ pa maš na plati vse kar ti srce poželi, ampak res vse, ne samo kak LCD, pa tipke pa podobna sranja. Res plata, k se greš lahko en resen projekt z njo.

Brane2 ::


Pa obstajajo variante, kje sistemu rečeš rabim toliko in toliko pulzov, takih dolžin, s tako pavzo, pa po 10-tih taki pulzih mi dej še 33 drugačnih pulzov,....?


Obstaja vse, kar lahko sestaviš iz LEGO kock, ki so ti v FPGA na voljo. Definitivno si lahko sestaviš npr. core mikrokrmilnika sam. Za to je kock čezinčez dosti.
On the journey of life, I chose the psycho path.

Brane2 ::

Kar je najlepše, EVBja za FPGA ne rabiš. Rabiš samo lepo definirane knjižnice svojega CAD-a.

Zmečeš na plato, kar ti je všeč, dodaš JTAG konektro in plac za serijski FLASH.

Daš delat platico in evo ti EVB za točno to, kar rabiš.
On the journey of life, I chose the psycho path.

VolkD ::

Ja res je kar pravi Brane. No prijemov pa je lahko mnogo. Naučiti se je treba jezika VHDL ali VERILOG.Stvar na srečo ni pretirano komplicirana. Sam pravkar delam podoben malo bolj kompleksen generator.

Vsi generatorji te vrste se zasnujejo na DDS principu.
Osnovni opis ideje: imamo 2, 20 ali več bitna registra in seštevalnik. prvi register ( A ) in drugi (step) sta povezana s seštevalnikom tako, da se registru A ob clock signalu poveča vrednostza vrednost registra STEP.
Zgornjih 8 ( ali več) bitov registra A se pelje na adresni prostor RAM-a. Data iz RAM-a pa na ..... tu je zdaj več možnosti !
1. imamo 8 ali več bitni podatkovno ram in izhode peljemo na D/A converter, ter tako dobimo obliko signala, ki je trenutno vpisana v RAM ( Sinus, trikotno napetost, žagasto, stopničasto,...) ( Funkcijski generatorji).
2. imamo eno bitni RAM katerega izhod je kar željeni signal. Ta način nam nudi, da ciklično proizvaja impulze vpisane v ram ( 256 ali več dolg cokel). (takoimenovani pattern generatorji).
Tisti, ki ste pozorno čitali, ste že ugotovili, da je frekvenca generatorja, pri kvarčno stabilnem clocku, odvisna od vpisane vrednosti v register step.
Tak generator ne da vseh frekvenc. Njegov korak je teža najnižjega bita v registru step. To pa je tudi istočasno najnižja frekvenca, ki jo tak generator da.
Zgorna frekvenčna meja je omejena z hitrostjo seštevalnika in registrov. CPLD in FPGA vezja so prav zaradi tega, ker so hitra, zelo primerna za generacijo takih signalov.

Je pa še kup detaljev, ki jih je potrebno rešiti. Tako, da opisan generator ni ravno majhen zalogaj, za razvoj. In ga ne priporočam začetnikom. Sam imam kar nekaj dela s tem. Povsem nekaj drugega je, če se kdo odloči narediti že razvito napravo.

Vsekakor bom, ko bo stvar končana to objavil.

ql000 ::

Moja generator je že narejen in zadeva tudi že opravlja svoje poslanstvo pri krmiljenju laserjev. Zdej samo malo tipam ali je zadeva zrela, da se jo ponudi ustreznemu trgu. Da pa lahko to naredim oz. pripravim ustrezne ponudbe, moram najprej benchmarking narest.


Vredno ogleda ...

TemaSporočilaOglediZadnje sporočilo
TemaSporočilaOglediZadnje sporočilo
»

fpga

Oddelek: Elektrotehnika in elektronika
141287 (812) Brane2
»

FPGA

Oddelek: Elektrotehnika in elektronika
222320 (1672) BluPhenix
»

programiranje procesorja 2. del :P

Oddelek: Elektrotehnika in elektronika
261730 (1131) BluPhenix
»

FPGA vs. DSP

Oddelek: Elektrotehnika in elektronika
6767 (717) Microsoft
»

se splaca copermine kupit

Oddelek: Kaj kupiti
7858 (714) shadow

Več podobnih tem