» »

flops/wat

flops/wat

pegasus ::

Gledam green500 listo in se sprašujem, a smo res taki pocarji, da ne spravimo skupaj več kot 2Gflop/W ...

No, da se, z zadevami, ki so namenjene zgolj eni nalogi: japončki so že prišli do 6.5Gflop/W s FPGAji.

Kako v nekaj letih dodati še eno ničlo tem številkam?

Isotropic ::

MIPS

Senitel ::

Problem je prekladanje podatkov sem in tja. Lahko vržemo par stvari skozi okno (recimo koherenco čez L1/L2/L3/... cache,...) in bodo splošno programabilni čipi precej bolj učinkoviti glede porabe.
In japončki niso prišli do 6.5G flops/W s FPGA-ji. Naredili so logiko čipa, jo preverili na FPGA, in potem naredili skoraj klasičen ASIC. To je praktično isto kot delajo proizvajalci GPU-jev (in verjetno tudi CPU-jev), samo da v teh primerih nimaš dovolj velikih FPGA-jav, da bi lahko poganjali cel GPU.

Če tvoj problem recimo vse skoz počenja samo: a + b * c + d * e * f + g potem je energetsko in performančno veliko bolj učinkovito, če imaš čip z nekim vezjem, ki naredi: r = f(a, b, c, d, e, f, g), kot pa če imaš splošno namenski čip, ki naredi nekaj ala: t1 = b * c, t2 = a + t1, t3 = d * e, t4 = t3 * f, t5 = t2 + t4, r = t5 + g.

pegasus ::

Kul, sogovornik :)

Prekladanje podatkov ... lahko iz tega sledi, da bi na dolgi rok cisc/vliw pristop bil energetsko učinkovitejši?

Malo me rajcajo vse te exaflop debate, pa še ni nekih jasnih smernic, kako se sploh lotit problema ...

Pyr0Beast ::

Na kratko - kar narediš za zvečanje izkoristka zabiješ pri večnamenskosti.
Some nanoparticles are more equal than others

Good work: Any notion of sanity and critical thought is off-topic in this place

mirancar ::

Senitel je izjavil:

Če tvoj problem recimo vse skoz počenja samo: a + b * c + d * e * f + g potem je energetsko in performančno veliko bolj učinkovito, če imaš čip z nekim vezjem, ki naredi: r = f(a, b, c, d, e, f, g), kot pa če imaš splošno namenski čip, ki naredi nekaj ala: t1 = b * c, t2 = a + t1, t3 = d * e, t4 = t3 * f, t5 = t2 + t4, r = t5 + g.

temu bi se reklo strojno pospeševanje?

Senitel ::

mirancar je izjavil:

Senitel je izjavil:

Če tvoj problem recimo vse skoz počenja samo: a + b * c + d * e * f + g potem je energetsko in performančno veliko bolj učinkovito, če imaš čip z nekim vezjem, ki naredi: r = f(a, b, c, d, e, f, g), kot pa če imaš splošno namenski čip, ki naredi nekaj ala: t1 = b * c, t2 = a + t1, t3 = d * e, t4 = t3 * f, t5 = t2 + t4, r = t5 + g.

temu bi se reklo strojno pospeševanje?

Tako je. GPU-ji so tipičen primer tega. Teksturirne enote so recimo narejene na točno tak način. Shader core ja pa programabilen. Isto je tale GRAPE-8, ki ga je pegasus linkal v uvodu. Namembnost je seveda druga.

pegasus je izjavil:

Prekladanje podatkov ... lahko iz tega sledi, da bi na dolgi rok cisc/vliw pristop bil energetsko učinkovitejši?

CISC/RISC se mi zdi malo outdated, ker se gre bolj za porabo prostora za izvršno kodo.
Tule, slide 37 recimo.


Vredno ogleda ...

TemaSporočilaOglediZadnje sporočilo
TemaSporočilaOglediZadnje sporočilo
»

Podatkovne baze - Normalizacija

Oddelek: Pomoč in nasveti
156309 (5015) petzup
»

izpelji g?

Oddelek: Šola
7885 (806) crush
»

7 segmentni LCD prikazovalnik...

Oddelek: Šola
95429 (4609) mte
»

[Java] razlaga kode

Oddelek: Programiranje
101999 (1585) Sergio
»

note

Oddelek: Sedem umetnosti
97331 (7264) drevo

Več podobnih tem