TSMC že sredi množične 5 nm proizvodnje

AnandTech - Na strokovni konferenci TSMC Technology Symposium 2020 je vodilni svetovni proizvajalec polprevodniških vezij razkril zanimive podrobnosti. Medtem ko so svoj 5-nanometrski proizvodni proces že pognali v masovnem režimu, je pri koncu tudi že razvoj njegovega naslednika pri treh nanometrih.

Pandemija koronavirusa je letos večino tehnoloških konferenc pognala v izvedbo v spletni obliki - kar pa hkrati pomeni, da so nekatere bolj nišne tako lahko dobile več pozornosti. Med njimi je vsakoleten konferenčni dogodek tajvanskega proizvodnega velikana TSMC, Technology Symposium, ki se je odvil skozi prejšnji teden. Običajno je namenjen investitorjem in inženirjem, toda mnogo lahko od njega odnesejo tudi zanesenjaki, ki pobližje spremljajo industrijo polprevodnikov. Otvoritev je, kot se za trenutnega prvaka v proizvodnji tiče, minila v znamenju impozantnih številk, ki pa skrivajo več zanimivosti. Tajvanci so se namreč pohvalili, da imajo polovico vseh nameščenih litografskih naprav z ekstremno-ultravijolično svetlobo (EUV) in da proizvedejo 60% rezin z EUV litografijo. Številke so po vsej sili zgolj ocene, kajti edini proizvajalec EUV naprav na svetu, nizozemski ASML, javno objavlja zgolj število odposlanih strojev, ne pa tudi naslovnikov. Iz tega je mogoče sklepati, da ima TSMC inštaliranih okoli 30 tovrstnih naprav, večino preostalih, ki sodelujejo v proizvodnji, pa ima trenutno Samsung. Intel naj bi jih imel okoli deset, a v omejenem obratovanju. Znano je tudi, da je GlobalFoundries oba svoja kupljena EUV stroja predlani prodal, ko se je preusmeril na starejše procese.

TSMC uporablja EUV v enem od 7-nanometrskih procesov (N7+) in pa 5-nanometrskem N5 - kar glede na zgoraj omenjeno nakazuje, da je slednji že v polnem teku. Prisotni so to potrdili in pravijo, da so z N5 prešli v množično proizvodnjo, kar pomeni, da bomo prve izdelke s takšnimi čipi videli do božiča. N5 naj bi po njihovem ob koncu leta predstavljal dobrih deset odstotkov proizvodnje v njihovih procesih pod (vključno) 16 nm. Z izvedbo so nadvse zadovoljni, saj naj bi bila krivulja odpravljanja napak, oziroma izmeta, boljša kot pri 7 nm. To pa v bistvu ni presenetljivo, saj EUV stroji zaradi natančnejšega dela omogočajo izdelavo čipa v manj korakih, s tem pa tudi z manj priložnostmi, da bi šlo lahko kaj narobe. N5 sicer ob 80-odsotnem pribitku v številu elementov na površino glede na N7 v principu omogoča 15-odstotno povišanje frekvenc ali 30-odstotno zmanjšanje porabe. Prihodnje leto bodo Tajvanci lansirali še izboljšano iteracijo N5P, v začetku leta 2022 pa še N4.

Nato smo že pri N3, na treh nanometrih, za katerega predvidevajo, da ga bodo lahko komercialno pognali v drugi polovici leta 2022. Sodelovanje s partnerji pri načrtovanju in preizkušanju konceptualnih čipov je tako že v polnem teku, s tehnološkega vidika pa je zanimivo, da se nameravajo snovalci tudi tu še vedno poslužiti tranzistorjev tipa FinFET. Pri Samsungu namreč nameravajo pri 3 nm že uporabiti naslednjo tehnološko stopnico, tranzistorje GAA-FET (Gate-All-Around), v to smer pa se podaja tudi Intel. Pri tranzistorjih GAA-FET je kanal dvignjen in v celoti ovit z vrati (glej skico), običajno v več nadstropjih in v različnih oblikah - kanalčki so lahko v obliki nanožičk ali pa nanolističev. Takšna izvedba naj bi omogočala precej boljši nadzor nad vsemi karakteristikami delovanja, kot so tok, napetost in uhajanje naboja, kar je še posebej pomembno danes, ko skušajo proizvajalci polprevodnikov čim tesneje slediti smernicam, ki jih z dizajni čipov naročijo stranke. No, v TSMCju menijo, da lahko N3 zvozijo na stikalih FinFET - seveda pa gre za dodobra izboljšane različice, kar pomeni, da gredo v podobni smeri kot Intel z nedavno najavljenimi tranzistorji SuperFin. Obenem to tudi ne pomeni, da ne bodo GAA-FET nemara uporabili za katero od izboljšanih verzij N3.

Naslednje pomembno bojišče med igralci na področju polprevodnikov se že več let izrisuje v obliki naprednih načinov pakiranja čipov - se pravi, kako so različni kosi silicija učinkovito združeni v nek namenski čip, ponavadi sistemski. Sem spadajo tako čipleti kot silicijski povezovalniki (silicon interposer) med njimi, kakršna je Intelova tehnologija EMIB. Letos je TSMC dodobra razdelal svoje rešitve v tej smeri in jih krovno zbral pod znamko 3DFabric. Svojo verzijo silicijskega povezovalnika naziva z LSI, oziroma Local Si Interconnect, nared naj bi bila v prvi polovici prihodnjega leta. Največ si lahko na kratki rok od tega obetajo uporabniki visoko zmogljivih procesorjev, kjer bodo v istem čipu združeni logična vezja in množica odsekov pomnilnika HBM. Za glasne vzdihe pa so inženirji poskrbeli s prikazom tehnologije SoIC ali System on Integrated Chip, s čimer označujejo zgradbo čipa z brezšivnim zlaganjem silicijskih rezin eno na drugo, da tako dobijo resnično večnadstropno integrirano vezje. Demonstracija je šla v dvanajst plasti, pri čemer pa niso povedali, ali je bila katera od njih sploh praktično funkcionalna, saj je tehnologija še zelo v plenicah. Ker takšna oblika procesorjev prinese samosvoje izzive odvajanja toplote, se bodo v praksi verjetno izmenjevale plasti za procesiranje in pa namenske hladilne.

Razen tega smo na simpoziju lahko videli tudi segmente proizvodnje, ki običajno niso toliko v ospredju. Na primer varčen 12-nanometrski proces N12e za čipe v napravah interneta stvari, ki bo seveda poglaviten tekmec GlobalFoundries, ki je osredotočen ravno na to področje. Pa zanimiv pokuk v starejše procese, kamor podjetje "odloži" druge dele sistemskih čipov, kot so modemi, CCD senzorji in MEMSi.