Kaj izbrati VHDL ali VERILOG ?

Pravijo, da je VHDL veliko močnejši, poleg tega pa je namenjen še masričemu drugemu, ne samo čisti sintezi.

VEndar pa naj bi cenejši softver imel večje težave pri optimizaciji VHDLa.

To je tisto, kar sem pobral leta nazaj, ko sem se nazadnje, tako ljubiteljsko ubadal s tem.

Ne o enem ne drugem ne vem veliko. Par vrstic sem napisal v VHDLu, vendar se mi je zdel preveč izumetničen.

ZA tistih par simpl logičnih vezij, ki sem jih stlačil v CPLD je bil ABEL čezinčez dost...

Aha. Bi zanimalo tudi mene. Če dobiš kje drugje odgovor, postaj sem.

Če ni odveč, bi se priporočal za opis čemu služita ta dva jezika. Predvidevam, da nisem edini, ki še ni slišal za to, vendar me zanima, da bom vsaj vedel o čem teče beseda.

Em nisem ziher, če sem prav razumel, ampak mi smo v sredni delali z PLK-ji na podoben način. A je to kaj podobnega?

Mislim, da se je zakucal. Pomoje je mislil PLC krmilnike.

V bistvu s tema "programskima" jezikoma napišeš hardvare. Po domače povedano narediš svoj čip.

Tako se danes tudi večinoma razvijajo čipi, ki gredo hitro v komercializacijo. In tudi drugi. Pač inženirji opišejo v VHDLu ali Verilogu hardware, torej njegovo delovanje. Za takojšnje testiranje se navadno uporabljajo FPGA (field programmable gate array) univerzalni čipi. Če je zadeva količinsko dovolj zanimiva, gre "datoteka", ki jo izdelata programska jezika direkt k proizvajalcu integriranih vezij, kjer naredijo pravi čip.

Veliko podjetij naprimer izdeluje le HDL (hardware definition language - tako se imenuje ta zadeva) datoteke in potem svoje izdelke prodajajo drugim izdelovalcem. Tako nastajajo naprimer ARM mikrokontrolerji, kjer podjetje ARM izdeluje le jedro v HDL jeziku in le to potem prodaja drugim proizvajalcem, ki dodajo ostalo periferijo in zadevo zapakirajo v čip.

Bivši Flextronics se danes imenuje Insilica. ŠE vedno delajo isto, le da so se kadri malo spremenili.


HDL je recimo uporaben tudi, ko hočeš narediti zadevo da je SOC (system on chip). Recimo če nočeš imeti po vezju en kup čipovja daš na vezje en FPGA in na njega povežeš lepo vse kar ti srce poželi. Nato ta FPGA z VHDlom sprogramiraš da ti dela kar hočeš.

Primer: želim imeti mp3 predvajalnik, z ethernet povezavo, vse skupaj pa naj nadzoruje mikrokormilnik. Če želiš zadevo narediti s FPGAjem lepo v HDL jeziku napišeš modul za mikroprocesor, modul za mp3 dekoder in modul za ethernet adapter. Daš vse skupaj v en sistem in lepo sprogramiraš FPGA. Rezultat: tri ločene čipe si spravil v enega. Super ne?

Glede VHDLa in Veriloga nimam nekih ogromnih izkušenj (nekaj malega s faksa). Uporabljali smo VHDL in meni se sploh ni zdel tako "umeten" al kar že pravi Brane. Bil mi je precej logičen in enostaven za pisanje.
Kolikor sem bral se večinoma razlikujeta v nekih deklaracijah spremenljivk in po tem, kako delujejo notranje povezave. Polek seveda malo različnega compilanja in podobno. V bistvu pa če znaš enega ni nek grozen problem. Drugega se ni težko naučiti, dandanes pa večinoma vsi HDL programski paketi obvladajo oboje (npr. ActiveHDL), tako da lahko pišeš malo v enem malo v drugem. SIcer ni najboljša rešitev ampak se da.

Še zanimivost. Nekateri prvi DVD snemalniki (mislim da Panasonicovi, nisem siguren) so bili dobavljeni s FPGA čipom, namesto s "pravim" čipom. To pa zato, ker je hotel izdelovalec čim prej na trg in ni hotel čakati prvih primerkov čipov, med drugim pa se tako tudi lažje odpravlja začetne težave.

Sam sem zadnje case zacel delati z FPGAji. Nisem neki mojster, ampak se dajo naret zanimive stvari. Sam se nisem toliko pogljabljal v HDL jezike, ampak dizajn kar programiram graficno. Ustrezni prevajalniki ti potem zgenerirajo VHDL. Verjamem, da to ni najbolj optimalno, ampak najlazje in dela tudi.

Za Verilog imam jaz knjigo v pdf obliki. Kolega, se je učil iz papirante veerzije je rekel, da je to ena izmed najboljših knjig za učenje Veriloga.
No že samo, če pogledate opencores.org boste videli, da je večina "jeder" napisana v Verilogu.

Mene še vedno mika, da bi za diplomsko naredil logični analizator v Spartan 2 ali 3 FPGAju.

Jaz osebno priporocam Verilog. Saj ne, da bi imel kar koli proti VHDL-ju, ampak za ljudi, ki so vajeni programirati (delo z VHDL-jem oz. Verilogom NI programiranje, da se razumemo) v C-ju (npr. jaz), bo Verilog precej bolj domac ze samo zaradi sintakse ter zaradi manj strogih pravil pri konverziji tipov.
VHDL je veliko bolj strog glede nekaterih stvari, ki so za izkusenega nacrtovalca ze samoumevne, zato tudi morda ni tako slaba izbira za zacetek, kasneje se pa lahko clovek ze sam odloci, kako bo nadaljeval.

In poleg ostalega je pri VHDL-ju veliko vec "overheada": potrebno je napisati relativno ogromno kode za dolocene majhne stvari, npr. za pripenjanje zunanjega modula (port map) itd. Skratka, PRECEJ vec je tipkanja.

VolkD: O tem sem jaz sanjal že leta 2000, ko sem se vpisal na faks... Ker sem receimo temu, kar se učenja za faks tiče bolj lene sorte, poleg tega pa mi matematika povzroča precej preglavic sem še vedno v 2let. Letos imam namen narediti pogoje za 3 let, ter v naslednjih 2h letih potem dokončati vse skupaj, ker segaj gre pa tudi že meni vse skupaj na en organ. Pa da o tem ne smetiva več teme greva o tem raje preko ZS.

Pa da ne bo zdaj vsak pisal, da bi mel ta turtorial (kr jaz ga bi se tud priporočal zanj), priporočam da se stvar nekam naloži, pa se postavi link v ta topic. Razen, če je to proti pravilom ST.

Malo prej sem na www.aldec.com potegnil dol njihova tutoriala tako za VHDL kot za Verilog. Stvari so videti precej okorne in začetniške, a bolje kot nič.

Bomo iskali naprej.

Je nice, a za moj okus preveč začetniško in splošno.

GALe, PALe, SPLDje in CPLDje sem že davno dal skozi, tako da precej tega mi je znano, radi bi pa več.

Vhdl-online mi je kar všeč. Ja je pa res, da imam priključena 2 monitorja, pa je to potem pri taki strani velik plus. Tudi sicer je lepo, če imaš istočasno delovni program in nek help na vidiku.