Komunikacija med procesorji z SPI

Mene pa zanima, če je možno s to komunikacijo povezat 4 procesorje? Kako naj vežem te štiri priključke vsakega procesoja, da bo možno pošiljati podatke od vsakega procesorja k vsakim procesorju?


by Miha

tale imena so zlo triki ker je vec SPI vmesnikov. Eden od SPI ima tudi SS pin (to je Slave Select, in je aktiven na 0). Master ima vedno SS na 1, ko ga nekdo povlece na 0, pomeni, da nekdo zeli komunicirati. Od programa mikrota je odvisno kaj se zgodi v takem primeru. Ce pa ima slave SS na 1 je neaktiven in ce je na 0 je aktiven. (IMHO)
Master, Slave se nastima v internih registrih. Torej rabis stiri signalne linije, pomaga ti 2to4 encoder (74hc139). bolj pomaga, ce poves kateri mikro imas.

No, stvar je takela. Trenutno mal študiram, kako bi naredil neko 2 kanalno mešalno mizo. Mal pač razmišljam, kako bi stvar delala pa to.

Idejaj je takela: En provcesor bi skrbel za to, da bi posredoval ukaze (potenciometri in tipke) in prikazoval informacije (LCD zaslon). Drug procesor bi skrbel za A/D pretvorbo, ki bi jo dobil od dveh stereo ADC. Tretji procesor bi skrbel, da bi se zvočni signal, zapisan v digitalni obliki, pretvoril v analogno. Za to bi uporabil dva mono DAC, ki bi jih krmilil ta procesor. Četrti procesor bi pa bil nek main procesor. Ta procesor bi dobil podatke o tem, kak je zvočni signal in kakšni so ukazi. Nato bi ta zvočni signal obdelal in ga poslal na tretji procesor. Drugemu procesorju pa bi poslal informacijo o ojačanju v dB.
Procesorju bi bli od Atmel.

Trenutno jst zdej rišem tiskano vezje za drug procesor, ostali pa šele sledijo. Sam rad bi pa vedel, kaki so kej pogoji za to SPI komunikacijo, da bo ta tiskanina temu tudi prilagojena.

No, moja ideja je takela. Ko bi en procesor hotel nekaj "povedati", bi ga vsi naenkrat poslušali. Privi podatek, ki bi ga poslal, bi bila npr. ena številka. In ta številka bi se ujemala s številko procesorja, s katerim misli komunicirati. Vsi ostali procesorji bi se pa "izločili" in nebi "poslušali" kaj "govori" tisti procesor.

Edino, kar mi ni tu všeč je to, da bi pri vsaki komunikaciji vsi procesorji skočili v nek potprogram (pač, da bi brali, kaj se dogaja na SPI komunikaciji) in bi s tem zgubiljali nepotrebni čas. Sploh me skrbi za main procesor, ki bo imel vlko za delat.

No, kak se vam zdi tale ideja?


by Miha

--> Cemu bos delal A/D pretvorbo? Namen je...
Ja to zato, ker je muska v analogni obliki, želim pa jo spravt v digitalno obliko, da jo bom pol lahka poljubno odeloval. No, to jo bo procesor.

--> Zakaj bi vsi vse poslusal, ce jim pa nekaj ni namenjeno?
No, sej ne bi skosk poslušal, sam na začetku bi, ko bi se edn hotel pogovarjat z enim drugim. Pol tistih podatkov pa ne bi dobivali vsi proci, ampak samo eden.

-->Zakaj si napisal potprogram? Stari ej, tale beseda pa seka!
Ka še nisi slišal za to besedo? Ja tja gre procesor vsakič, ko se zgodi kakšna prekinitev; recimo zaradi komunikacije, časovnika, števca,... Pa s potprogrami se stvari poenostavljajo.


by Miha

Pismo, sploh nisem poštudiral, da bi pa lahka blo potprogram narobe. Eh, ka češ, slovenščina mi ne gre glih kej fajn.

Tist ker procesor bo za obdelavo signalov pride pol, hm, čez kaki 2 leti. Drgač pa bom menda uporabil FPGA, če se bo dalo, ker se na FE uči te vrste procov in ne DSP, ki se jih uči na FERI.
No, sam s tem se dele ne obremenjujem kej preveč.

Zdele je navrsti teorija, kak povezat te procesorje med sabo, da bodo kolker se dal fajn pa hiter komunicirali med sabo. Se prav, da bom že sedaj pripravil tiskanino, da pol ne bo treba spreminjati stvari.


by Miha

Đimi, Đimi ... a si ti prepričan da si nisi prezahtevnega projekta lotu. Kuko pa tista stvar z led prikazovalnikom napreduje ...

A ti mislš ADC sprogramirat al kaj?

V PDF-ju od npr mega103 (če sem prav prebral) piše, da lahko SPI deluje z največ 1/4 sistemskega takta. Za pretok 1,408 Mbit/s (44K *16bit * 2kanala) bi torej potreboval sistemski takt > 5,632Mhz

Če bi rad imel 44Khz 16bit stereo vzorčenje, to pomeni 44000KHz*2byta*2kanala = 176000 vzorcev/s.
Recimo, da se prekinitev SPI vmesnika izvede v 20 ciklih. V tem primeru bi procesor za komunikacijo porabil 3,52M ciklov /s.
Glavni procesor, ki naj bi signal obdeloval, bi moral preko (istega ?) SPI vmesnika prebaviti dvakratno količino podatkov, za kar bi porabil 2x več ciklov.
Nisem čisto prepričan, da bi ostalo dovolj časa za realizacijo kakšnega FIR filtra, ali česa podobnega.