AMD ZEN - nova X86 Jedra

Edit:
zgoraj sem mislil ns in ne ms .
-----------------------------------------

Es sample "naj bi bil" lockan na 1:1 effektivna DDR4.

Pa ne mislim da so to spustili ker bi bili neumni, čip je moral biti končan do nekega roka in je moral bit tak, da se ga dejansko lahko proizvaja brez da jih je večina za v smeti. In to jim je ratalo. Ubistvu je ta štos s ccxi zelo pametna poteza s strani amdja.. imajo en majhen kos silicija, ki se ga masovno proizvaja potem pa se lahko te ccxe dokaj poljubno pakira odvisno od potreb, hkrati pa ker so majhni ni problemov z izkoristkom. V nasledniku bojo pa reč še malo izpilil pa bo.. saj ni nekih hudih pomanjkljivosti v arhitekturi :)

Latency česa v primerjavi s čem?

But there are some other important differences standing out here. Pings within the same physical core come out to 26 ns, and pings to adjacent physical cores are in the 42 ns range (lower than Intel, which is good), but that is not the whole story. Ryzen subdivides by what is called a "Core Complex", or CCX for short. Each CCX contains four physical Zen cores and they communicate through what AMD calls Infinity Fabric. That piece of information should click with the above chart, as it appears hopping across CCX's costs another 100 ns of latency, bringing the total to 142 ns for those cases.

Čisti bullshit! Kaj zdej predvidevata, da bi imal Ryzen avg core latency 40ns preko 16Mb of L3? Taka mojstra....
No dobr, nism expert pa tud nikol nebom...

Ampak, če bi ryzen DF imel 100ns DF = bi pri 3600MHz imel okol 100ns
1066/1800 * 100 = 60ns
40+60ns = 100ns
Ampak tole je neumnost!Totalna neumnost.

1066/1800 = 35ns
Which means = 40+35+40

~115ns how did you know? I am just a stupid man who learns something new every f*cking day.
https://www.pcper.com/reviews/Processor...

Huh? Majke mi da jst govorim o bananah ti pa o hruškah.

Jst se zavedam da je latenca za komunikacijo med jedri v različnih ccxih višja od latence za komunikacije znotraj ccxa. To je pač zanalašč tako narejeno da lahko AMD poceni dela majhne ccxe ki jih potem povezuje v poljubno (no do neke meje) velike čipe kot bi zlagu lego kocke. Tko lahko dobimo poceni čipe z veliko jedri. Trenutno je frekvenca infinity fabrica enaka frekvenci rama se pravi če daš not ddr4 3200 dela zadeva na 1600 MHz. Tko je narejeno ker se s tem poenostavi vse skupi (je že Brane povedu da ko grejo podatki z dela čipa na frekvenci x na del s frekvenco y maš komplikacije). Jst bi pa rad vidu da v naslednji verziji zena omogočijo še 2:1 razmerje med frekvenco infinity fabrica in pomnilnika. Ker je x2 taka lepa številka zaradi tega ne bi smelo bit prehudih komplikacij, take frekvence tud ne zgledajo previsoke za večino čipov (itak pa lahko obdržijo še 1:1 razmerje za primere, kjer se to več ne izide). S tem dobiš hitrejšo komunikacijo med ccxi (še vedno ne enako hitro kot znotraj samega ccxa), rata pa čip malo bolj kompliciran in mogoče povečaš porabo. Za zen2 to pomoje ne bi smel bit prehud zalogaj.

In AMD bo lahko še vedno lepil skupaj ogromno ccxov in proizvajal poceni čipe z veliko jedri in to pomankljivostjo, da je dostop do reči iz drugih ccxov počasnejši. Intel pa lahko še naprej dela ogromne drage čipe kjer te pomankljivosti sicer ni, ampak kaj mi to koristi če stane potem tak čip 5000 eur rahlo počasnejši AMD pa 1000 eur.

Zen3 bi pa mogoče že lahko imel 8 jeder na ccx, če bo proizvodnja čipov dovolj napredovala (kar sicer ne kaže ravno najbolje).

So fucking what ?

Latenca L3 ni tako zelo pomembna. Kdaj pa pride v poštev ? 97+ dostopov pade v L1 in 97% tistih ki zgrešijo L1, pade v L2. L3 zadane torej 3% od 3%, ko govorimo o insstrukcijah. So what ? Big deal, če je takrat latenca 40 ali 140 ns.

L3 je kul, da ima zadostno prepustnost, da pač ni treba vsega držati v L2 in da pustiš stvarem da se prelivajo po potrebi v L3 in nazaj. Se pravi, če delaš multithreading na nekem datasetu, si jedra lahko efektivno podajajo podatke prek L3 in ni treba iz L2 v RAM in nazaj. To je velik plus. Tudi če je treba kaj začasno vreči ven iz L2, je fajn, če s tem ni treba matrat memory controllerjev ampak ti lahko filajo noove podatke.

Meh. Ti si iz tega naredu katastrofo.

http://wccftech.com/amd-epyc-7000-serie...

FireSnake je 15. jun 2017 ob 16:52 izjavil:

Predator X je 15. jun 2017 ob 16:20 izjavil:

Ker je potem tko rekoč bolj, da manj l3 cacha in več jeder.

Lahko rečem, da kar dosti vem o arhitekturi procesorjev.
In lahko ti rečem, da te je lahko sram, da si kaj takega sploh napisal.

Nivo neblouz tukaj je že tako visok, da se nam bo počasi ta tema priskutila.

So že teme, ki se jih izigibam .... upam, da ne bo ta naslednja.

Naredi nam uslugo in nehaj nabijat, ker pojma nimaš o čem blebečeš.

Sure.
Ravnoto je naredil intel, kar sem sedaj jaz rekel Intel, nimaš pojma!
10C 25Mb cache
https://ark.intel.com/products/94456/In...
vs
https://ark.intel.com/products/123613/I...
10C 13.5MB cache

nimam pojma ... tale slotech je poln enih samih egoistov, ki vidi in sliši samo sebe.

Ryzen je čist kull in 2x8 MB cache je lahko včasih tud velik privilegij.
Več cache ima svoje težave in vidm smo, da bulldozerju ni prav nič pomagal. Kolk pa je blo realno razlike med enim athlonom in FX 4350 (8MBL3). FX 4350 je pokuril 2x več.

PS4
190 cyclov

samo 26cyclov L2 (2MB)
in mal več kot 200cyclov do Main rama
http://www.dualshockers.com/naughty-dog...

Ryzen octa channel pri 3200MHZ bi moral imet 200GB/s z quad channelom pa 100GB/s.

zdej pa hitr INTELu povedat, da nimajo pojma...

gddr85 je 15. jun 2017 ob 17:51 izjavil:

afair, glavni bottleneck je počasen df, pa maš lahko magar 8mb cacha, če se ta deli na pol med ccx-i, in ko dela več threadov za en workload čez dva ccxa, je ta df pač bottleneck..

Jap,...
Trenutno bi se bolj splačal imet 1xCCX 8MBL3 in 6 jeder sploh za špile.

Predator X je 15. jun 2017 ob 17:56 izjavil:

gddr85 je 15. jun 2017 ob 17:51 izjavil:

afair, glavni bottleneck je počasen df, pa maš lahko magar 8mb cacha, če se ta deli na pol med ccx-i, in ko dela več threadov za en workload čez dva ccxa, je ta df pač bottleneck..

Jap,...
Trenutno bi se bolj splačal imet 1xCCX 8MBL3 in 6 jeder sploh za špile.

najbolje, da to sporočiš amdju, mogoče te pa uslišijo

mojster_joni je 15. jun 2017 ob 20:43 izjavil:

Ryzen ni primarno mišljen za igre, jih pa kljub vsem 'pomankljivostim' poganja zelo ok za dokaj nizko ceno.

Al pa PC games niso za ryzena. Ja, škoda.

Kabylake ma nižjo latenco do l3 samo zaradi višjih clockov, če bi lockal vse na 3GHz je ryzen winner @ L3, medtem ko kaby zmaga na L2 ... L1 ==.

Latenca ni vse. Važna je tudi verjetnost zgrešitve. Če je verjetnost zgrešitve 2x manjša je lahko latenca 2x večja, pa si s povprečnim časom dostopa na istem.

Ryzen B2 stepping na poti.

https://twitter.com/CPCHardware/status/...

B2-step seems to focus on Uncore/SoC erratas (PCIe controllers, etc.)

Kakor sem zasledil so to imeli vendar je bilo nestabilno.

Ali bo to za Zen+ ali pa B2 stepping pa ne vem.

05:34PM EDT - Single socket pricing: 16-core at $750

05:34PM EDT - So there's your ThreadRipper pricing, probably

http://www.anandtech.com/show/11562/amd...

??

Phenom II C3 stepping se je lepo navil za 200-300MHz več, kot C2.

D3m je 21. jun 2017 ob 09:31 izjavil:

??

Phenom II C3 stepping se je lepo navil za 200-300MHz več, kot C2.

Česa nerazumeš?

peak efficiency je v resnici odvisn od proizvodnega procesa in same arhitekture proca, ni 2ghz nek univerzaln odgovor.

A se da nalimati kakšen graf, da vidimo ta sweet spot za tretnutno tehnologijo?

pegasus je 21. jun 2017 ob 10:54 izjavil:

Za leakage trenutne tehnologije je okrog 2ghz sweet spot. Z bolj drobnimi tranzistorji se bo leakage samo še povečal, zato bo morala frekvenca še dol.

7nm kaže nasprotno.
IBM + Samsung joint za 7nm in 5nm.
Zgleda, da bo AMD imel šanso z Ryzen2 da prevzame krono :D

Wrop je 21. jun 2017 ob 11:45 izjavil:

Seveda rabim graf. Govorimo o energijski učinkovitosti. Če daš procesorju isto delo za delat, potem je delo pri večji frekvenci prej opravljeno. Količina porabljene energije za isto opravljeno delo pa ni odvisna samo od frekvence.

Power


PPA

Tule izgleda, da po ~2.1 GHz začne potrebna napetost linearno naraščati z željeno ciljno frekvenco. Od 2.1 do 3.3 GHz je nato relacija praktično povsem linearna.

@Wrop
Max energetska učinkovitost procesorja je v bistvu pri relativno nizki frekvenci. Če predpostavljamo, da se hitrost (kot zmogljivost procesorja) linearno skalira z frekvenco, hkrati pa poraba narašča linearno v odvisnosti od frekvence in s kvadratno odvisnostjo od napetosti, je CPU najbolj učinkovit pri max frekvenci, ki jo lahko dosežemo pri minimalni napetosti, ki jo CPU prenese.

Če na podlagi zgornjega grafa predpostavimo, da je min. napetost ki jo ryzen prenese 700mV (se pravi da tudi pri 1GHz recimo zahteva vsaj 700mV) je max. učinkovit vse od min. frekvence do 2GHz. Pri višjih frekvencah učinkovitost pada.