Ars Technica - Mnogi ste najbrž že slišali za to pogruntavščino, ki jo Intel že vgrajuje v svoje Xeone, širšim množicam pa bo na voljo s pojavom novih procesorjev, kodno poimenovanih Prescott. Kaj hyperthreading točno je, kaj počne in predvsem kakšna bo razlika v hitrosti, lahko izveste v temle članku na Ars Technici. Zanimivo branje za vse, ki jih zanima, kaj lahk pričakujemo v in od procesorjev, ki bodo v prihodnosti prišli iz Intelovih tovarn.
Kolikor razumem, gre za izkoriščanje procesorja kar se le da. V običajnem modu ne bi bil popolnoma izkoriščen. S tem hyperthreadingom ga pa natlačijo z ukazi do skrajnosti.
To že, samo zmeri sem mislu, da so to imeli že prvi P4. Vsaj tako so razglašali pri Intelu. Celo nekaj časa v bitki Intel/AMD je blo slišati da se bo P4 bistveno bolje obnesel, ko bo softver začel izkoriščati zadevo. Zdaj pa slišim, da tega še ni. Zakaj potem to omenjajo v datasheetih, zakaj tako skopo in zakaj so tako previdni s tem ? Nekdo je enkrat avtoritativno izjavil, da se bo HT dalo vklopiti/izklopiti, ker je v mnogih situacijah njegov vpliv lahko negativen. Iz teh enostavnih razlag ni videti,. zakaj je temu tako.
Po tem, kar sem doslej slišal o HT:
- gre za razmeroma simpl predelavo obstoječega designa, ki pa je kritična, ker je narejena ravno v srcu procesorja/na registrih, kjer so hitrosti največje.
- po novem imajo registri dodatna vrata, tako da isti register lahko uporabljata v enem taktu dve enoti. Po drugi verziji razlage pa delujejo registri z dvakrat večjo frekvenco od česarkoli drugega in tako lahko v enem taktu komunicirajo z do dvema enotama (float, integer).
-Ker je praktično edina sprememba v registrih in v vmesnikih do internih enot, je taka paralelizacija poceni, vendar ima svoje omejitve. CPU se tako obnaša kot dva, vendar si tadva delita praktično vse ostalo (kontekst), imata pa svoj osnovni set registrov. Stvar je baje optimalna za izvajanje threadov istega programa, ki pa recimo ne uporabljajo istih enot (recimo, da je eden bolj FPU intensive ali pa drugi v glavnem čaka na komunikacijo s pomnilnikom).
Ni mi torej jasno, kje so kaki izraziti drawbacki tega. Ker je stvar simpl (no relativno, glede na design celega čipa), zakaj tega ne počnejo vsi že davno ?
Intel je s prihodom P4 propagiral SSE2, kar pa so le dodatni ukazi procesorja na voljo aplikacijam, katere jih lahko izkoristijo za pridobitev na hitrosti. Tole sedaj se ne gre le za ponovni skupek takšnih ukazov, pač pa za samo predelavo načina procesiranja podatkov.
Pa še mimogrede, tiste aplikacije, ki danes s pridom izkoriščajo SSE2, tudi tečejo dosti hitreje na P4 kot pa na AMDju. Že sam Q3A, ki temelji le na starem SSE1, teče hitreje na P4.
