VHDL osnove

Učim se osnove VHDL jezika, pa me zanima kako je z prioriteto logičnih operatorjev če ne napišeš oklepajev.

Imam nalogo da moram zapisati funkcijo iz VHDL (brez oklepajev) v funkcijo z oklepaji. Ali se v VHDL upošteva da ima konjunkcija prednost pred disjunkcijo...itd.

Primer: funkcija g(a,b,c)
VHDL koda;

g = a and b or a and not c or not b and c;

Potem druga stvar ki me moti je konstrukt process,

Primer:

entity stevec is 
    port(clk: in std_logic;
    reset: in std_logic;
    dir: in std_logic;
    count buffer unsigned(3 downto 0));
end entity stevec;
arhitecture primer of stevec is
begin
   p0: process (clk,reset)
       -- neka koda kjer se uporablja tudi dir in count

Vidim da smo definirali konstrukt process z imenom p0.
Ne razumem pa kaj je (clk, reset). Če so to argumenti "funkcije" zakaj potem znotraj procesa uporabljamo tudi dir in count. Zakaj ne damo tudi to v argumente procesa?

Hvala za pomoč.

hvala.

aja, torej pri sočasni sprememembi obeh signalov se proces izvede, verjetno ne velja samo za en signal.