Slo-Tech - Raziskovalci s švicarske raziskovalne univerze EPFL v Laussani so demonstrirali nov način vodnega hlajenja čipov, kjer hladilna tekočina teče skozi čip (on-chip liquid cooling). Medtem ko sam koncept ni nov, so to pot prvi uspeli ustrezne kanale zgraditi že pri samem litografskem postopku izgradnje čipa. Pri klasičnem vodnem hlajenju je namreč še vedno treba zagotoviti ustrezen prenos toplote od mesta nastanka (torej v čipu) do njegove površine, da jo lahko tam pobere hladilna tekočina. Taki sistemi niso le okorni, temveč imajo tudi omejitve, koliko toplote lahko odvedejo. Te omejitve so eden izmed razlogov, da se je frekvenca čipov bolj ali manj ustavila (ni pa to glavni razlog), prav tako pa omejuje število jeder in nadaljnjo miniaturizacijo (spet, ni edini razlog).
Če pa v čip že med proizvodnjo vstavimo ustrezne kanale, skozi katere črpamo hladilno tekočino, toploto zajemamo in odvajamo bliže mestu nastanka. Hkrati novi način terja bistveno nižjo porabo energije za hlajenje, saj so pretoki lahko precej manjši. Črpalke se tudi segrevajo daleč od čipa, zato ga ne grejejo. In to je eden od ključnih faktorjev projekta, saj je seveda električne energije faktor, ki ga je treba upoštevati. V modernih podatkovnih centrih je ta lahko tudi pod 10 % glede na računsko moč, a v povprečju so številke tudi do 30 % vse porabljene energije.
Pristop so poizkusili na čipih iz galijevega nitrida (GaN), ker ti zmorejo višje frekvence od silicijevih čipov. S posebno tehniko izdelave čipov so uspeli doseči prenos 1700 W toplote na kvadratni centimeter (čipa), kar je temperatura čipa držalo pod 60 °C. Potrebovali so zgolj 0,57 W moči za črpalko. V praksi so preizkusili čip, ki so mu odvajali 176 W, za kar so potrebovali pretoke okrog mililitra na sekundo. Pri tem so ustrezno dizajnirali tako čip, da so največje vire toplote ustrezno razmejili, kakor tudi kanale, da so šli mimo virov toplote.
IIRC je IBM to kazal že ... v začetku minulega desetletja? In kolikor vem to že uporabljalo v mainframeih. Tako da je novost tu res samo način izdelave.
To je delal IBM najkasneje leta 2006, ko sem še sam prisostoval testiranju mikrokanalnih uparjalnikov in snemanju le-teh s high-speed FLIR kamero na FS LJ. Nič novega, problem je praktična aplikacija celotnega postrojenja. Navsezadnje je potrebno vso to silno moč tudi nekje oddati in tako se vrnemo nazaj k 'okornemu' sistemu.
Don't test the captain's validity or his vulnerability!
Poleg tega je cena izdelave enega waferja približno enaka, če je na njem 300 ali 600 čipov. Če jih je 300, bo izdelava 2x dražja.
Pa tudi če narediš ogromen čip, boš lahko s konvencionalnimi metodami (kondukcija prek heat spreaderja) odvedel za red velikosti manj toplote kot tile v novici.
najbrž res bolj problem poraba energije na daljšem vodniku
Ohmsko segrevanje vodnika tukaj nima veze. Problem je večja kapacitivnost, kar pomeni več naboja ob vsakem prehodu med 0 in 1, ter posledično večjo porabo energije.
CMOS logic reduces power consumption because no current flows (ideally), and thus no power is consumed, except when the inputs to logic gates are being switched.
Se pravi večja je frekvenca čipa, večkrat se preklopi stanje in več energije se porabi.
Za več pa rabiš začet kopat, oz. it od začetka: kaj je to tranzistor, kaj je to FET, razlika med n- in p- FET oz. MOSFET, končno pa še zakaj je CMOSFET dober trik za znižanje porabe.
Rekel bi da bo 2.5D vedno cenejše od recimo 3-6 layer pristopa. Zamislimo si kaki ogromen boost bi bil cache diretno nad ALU jedri. Ogromni prostor za igranje inženirjev. Še posebej z GPUji z širokimi vodili. Rekel bi tak na oko je pri GPU resni večnivojski pristop težje gre skozi brez, da bi uporabil mikrokanalni pristop. Predstavljam si, da je pri GPU povprečno segrevanje % površine silicija mnogo višja od CPUja. Za v prihodnost dokaj nujna zadeva, ker gostota W/mm^3 z nižanjem litografije postaja vedno težje obvladljiva.
