Prve Intelove arce bo proizvajal TSMC

Jurij Kristan

22. avg 2021 ob 12:45:58

V Intelu so na dogodku Intel Architecture Day 2021 razkrili nekaj več podrobnosti o prihajajočih grafičnih čipih arhitekture Alchemist, pokazali pa so tudi svojo različico superločljivosti, ki nosi ime XeSS.

Prejšnji teden so v Intelu pognali oglaševalsko mašinerijo v pripravi na lansiranje svojih prvih zmogljivih grafičnih kartic za domače uporabnike. Te bodo nosile ime Intel Arc in prispejo nekje do marca prihodnje leto, prva različica pa bo zgrajena na arhitekturi Alchemist, ki smo jo pred tem poznali pod kodnim imenom DG2. Konec tedna pa je podjetje na strokovno-novinarskem dogodku Intel Architecture Day 2021 ponudilo nekaj več tehničnih detajlov o Alchemistu in lastni izvedbi tehnologije superločljivosti, ki bo očitno zelo pomemben element. Vseh podrobnosti o arhitekturi še vedno ne vemo, ker je do izida še vsaj pol leta in bodo z njimi "po kapljicah" vzdrževali medijsko navzočnost, toda videli smo kar nekaj zanimivosti.

Osnovni element v Intelovih grafičnih čipih je bil doslej izrisovalna enota (execution unit - EU), v Alchemistu pa bodo inženirji fukus preusmerili drugam. Tu imajo EU analogijo v vektorskih enotah (vector engine), ki jih je po 16 združenih v jedrce Xe (Xe-core), ki odslej predstavlja osnovni gradnik grafične tehnologije Xe. To pa je zato, ker ima vsaka vektorska enota v jedrcu Xe pridruženo še enoto za matrično računanje XMX (matrix engine ali tudi Xe Matrix eXtensions unit). To se pravi: Intel gre po poti Nvidie in v samo sredico svojih grafičnih čipov vgrajuje zmogljivo vezje za matrično preračunavanje, ki seveda najbolj do izraza pride v pospeševanju strojnega učenja, oziroma nevronskih mrež. Na prvi pogled se celo zdi, da je zmogljivost še bistveno višja kot v geforcih, zato podjetje ogromno stavi na hipotezo, da bosta superločljivost in raytracing ključna elementa računalniške grafike v bližnji prihodnosti.

Po štiri jedrca Xe sestavljajo Xe render slice, ki predstavlja najmanjši možni samostojen GPU. Zanimivo je, da ima vsak Xe-core tudi lastno enoto za sledenje žarkom in texture sampler. Najzmogljivejši alchemisti naj bi imeli osem Xe render slicov, toda o konkretnih modelih še vedno niso črhnili nobene. Smo pa naposled dobili potrditev, da bodo čipe izdelovali v tajvanskem TSMCju, in sicer v proizvodnem procesu N6. Gre za izboljšavo proslavljenega 7-nanometrskega procesa, kjer so nekaj več faz postopka dodelili EUV enotam, kar ima za posledico skrajšano proceduro in tudi za slabo petino gostejšo razporeditev elementov. To pomeni, da bodo alchemisti prostorsko bolj obvladljivi in cenejši, kot če bi nastajali v N7. Obenem v Intelu pravijo še, da so glede na Xe-LP kar za polovico izboljšali energijsko učinkovitost, zato se morda lahko nadejamo razmeroma visokih frekvenc.

Tehnologija superločljivosti, oziroma raztegovanja slike (image upscaling) bo imela na arcih ime XeSS, za Xe Super Sampling. Šlo bo za kombinacijo prostorske (spatial) in časovne (temporal) metode raztegovanja slike, podobno kot to počne Nvidia z DLSS 2.0. To pomeni, da postopek upošteva tako sosednje pike, kakor tudi gibanje objektov v sceni. Ta način se je izkazal za precej zanesljivejšega od tistega v prvotnem DLSS, ki je uporabljal zgolj prostorsko metodo - in ki ga sicer uporablja tudi AMD. So pa v Intelu sledili tudi rdečemu taboru, in sicer v nameri, da XeSS ponudijo v različici za grafične čipe drugih podjetij. Tako bosta obstajali dve verziji; prva bo slonela na strojnem učenju, podprtem z enotami XMX v čipih Xe-HPG. Druga, "odprta", bo uporabljala inštrukcije DP4a in bo namenjena čipom brez XMX zmogljivosti, kamor spadajo Xe-LP in "tuje" kartice. Prva preizkusna razvojna orodja za XMX XeSS bodo na voljo konec avgusta, medtem ko naj bi tista za DP4a XeSS dostavili do konca leta.

V grafičnem delu konference smo lahko poleg opisanega videli tudi nekaj detajlov prihajajočega monstruma za superračunalnike Ponte Vecchio; inženirji pravijo, da so presegli 45 teraflopov moči v FP32. Gre za bržkone najbolj zapleten in tehnično navdušujoč Intelov čip do zdaj, kjer je združenih kar pet različnih proizvodnih procesov (skozi čiplete) in vrsta naprednih tehnik integracije vezij, kot sta EMIB in Foveros.