Intel z arhitekturo Meteor Lake uvaja kopico novosti

Pri Intelu so na dogodku Innovation 2023 podrobneje razgrnili zasnovo prihajajoče arhitekture procesorjev Meteor Lake, ki za velikana pomeni važno prelomnico tako v strukturi čipov kot proizvodnji.

Zadnjo korenitejšo spremembo v dizajnu Intelovih centralnih procesorjev Core za domače uporabnike smo lahko videli pred dvema letoma, z nastopom arhitekture Alder Lake, pri kateri so po zgledu čipov za telefone uvedli dve vrsti računskih jeder: zmogljivejša vrste P(erformance) in varčnejša vrste E(fficiency). S prihajajočo generacijo s kodnim nazivom Meteor Lake se v Santa Clari lotevajo novega bistvenega preloma, ki utegne biti še bolj daljnosežen in je v mnogočem posledica sprememb, ki jih je v podjetju pognal izvršni direktor Pat Gelsinger po svojem (vnovičnem) prihodu leta 2021. Zamisli so strokovnim opazovalcem predočili že pred slabim mesecem dni na zaprtem dogodku Tech Tour v Maleziji, javno pa sredi preteklega tedna na konferenci Intel Innovation 2023 v San Joseju. V obeh primerih gre za visoko tehnični srečanji, zato o konkretnih izdelkih ni bilo besede - tako ne poznamo ne frekvenc ne cen ali česa natančnejšega. Napovedujejo pa prihod prvih procesorjev za 14. december, a ker gre za izključno prenosniške čipe, je verjetno bolj smiseln sklep, da bomo prve naprave na tej osnovi videli neposredno po januarskem sejmu CES.

Prva podrobnost meteor lakov, ki skoči iz shem, je sestava iz čipletov (Intel sicer raje uporablja naziv tiles). Procesni del namreč vsebuje štiri čiplete: računskega, kjer je večina jeder P in E; grafičnega; vhodno-izhodnega s krmilniki vodil PCIe 5.0 in Thunderbolt 4; pa na koncu še SoC čiplet, ki je od vseh najbolj zanimiv. Vanj sta namreč spravljeni dodatni dve varčni E-jedri, ki prevzemata najlažja opravila na način, da se računski čiplet sploh ne zbuja. Tam se nahajajo tudi krmilniki za Wi-Fi in Bluetooth, pa HDMI 2.1 in Displayport 2.1, vključno z dekodirniki za video, ki smo jih ponavadi vajeni videti v grafičnih vezjih. Tudi tu je logika enaka: če bomo zgolj denimo gledali video, se morebiti požrešnemu računskemu čipletu sploh ne bo treba prižigati. Za dobro mero je v SoC tile zapakirano še vezje NPU (neural processing unit), torej pospeševalnik strojnega učenja - oziroma v tem primerju bolj izvajanja, se pravi inference.

S tem gre za prvi Intelov centralni procesor za množice na čipletni osnovi, toda iz zapisanega je moč slutiti, da skušajo iti še dosti dlje od AMDja, ki delitev na čiplete izkorišča že nekaj generacij. Medtem ko rdeči tabor tehnologijo čipletov uporablja pretežno z namenom krčenja stroškov, saj je tako moč posamezne dele čipa izdelovati z najbolj primernimi proizvodnimi procesi v nekem trenutku, pa želijo v Intelu pristop potisniti tudi v smer večje zmogljivosti in varčnosti. To ni mačji kašelj, ker povezave med čipleti praviloma pokurijo nekaj izgubljene elektrike. Intelov as v rokavu v tem oziru je nov način pakiranja čipa, ki smo ga že dolgo čakali: Foveros. Tehnologijo smo sprva popularno spoznali kot "Intelove 3D-čipe", v praksi pa to zaenkrat pomeni dvonadstropne polprevodniške sloje, med katerimi je od 36 do 45 mikrometrov razmika. V Meteor Laku jo lahko vidimo kot dodaten polprevodniški sloj med čipleti in organskim substratom, ki ničesar ne računa in ima očitno pretežno eno nalogo: peljati podatke in elektriko tja, kjer je to potrebno, ostalo pa ugasniti. Intel tu uporablja tehnologijo network-on-chip iz Agilex FPGAjev in zanimivo bo videti točen način implementacije.

Foveros naj bi za komunikacijo med "nadstropji" terjal davek med 0,15 in 0,3 pikojoule, v zameno pa ponujal zelo robustno organizacijo splošne porabe in resnično razčlenjeno (disaggregated) shemo delovanja, kjer je vsak čiplet neodvisen od sosednjih. V meteor lakih ima vsak tile lasten nadzor napajanja in posledično so ti čipi že v štartu zasnovani z namenom, da je mogoče njihove dele čim bolj učinkovito ugašati, ko niso v rabi. Zato tudi koncentracija osnovnih funkcij v SoC čipletu, ki je edini vseskozi prižgan. Proizvodno varčnost in novo Intelovo poslovno strategijo pa je mogoče videti v dejstvu, da je od štirih omenjenih čipletov zgolj računski napravljen v njihovih halah, in sicer procesu Intel 4. Ostale tri izdelujejo v TSMCju; grafični tile v procesu N5, SoC in I/O pa v cenejšem N6. To je v tem trenutku za Intel očitno najbolj uporabna rešitev, toda skoraj gotovo je njihov cilj, da bi v prihodnosti čim več delov vseeno napravili pod lastno streho.

Obeta se tudi zaznavna rast moči izrisovalnega dela, kamor so stlačili nekega hibrida aktualne tehnologije Xe-LP in pa svojih močnejših grafičnih kartic Arc, s čimer je nastalo vezje Xe-LPG (low power gaming). V grobem to pomeni grafično arhitekturo Alchemist, vkup s strojnim pospeševanjem sledenja žarkov (ray tracing) in podporo DirectX 12, toda vseeno z rabo sistemskega pomnilnika. Zato so napovedi zmogljivosti zelo nehvaležne; v Santa Clari zatrujejo, da so dosegli podvojitev zmogljivosti na vat v primerjavi z aktualnimi irisi, obenem pa Xe-LPG nosi tudi za tretjino več računske logike. To na papirju obeta velike pospeške na področju integrirane grafike, toda realen izkaz bodo pokazali šele testi. Prav tako je nenavadno, da je zaenkrat videti, da Xe-LPG ne podpira ukazov XMX, oziroma Intelove tehnologije superločljivosti XeSS, ki bi bila ravno pri integriranih rešitvah zelo dobrodošla.

Še najbolj pohleven je ta hip videti računski čiplet, kjer se v polni zasedbi nahaja 6 P-jeder Redwood Cove in 8 E-jeder Crestmont. Gre za neposredne nadgradnje, oziroma osvežitve jeder Golden Cove in Gracemont v Raptor Laku, brez omembe vrednih posebnosti; v Intelu se tokrat sploh niso osredotočali na arhitekturne pribitke v zmogljivosti na urin cikel, kar pomeni, da se pospeškov očitno nadejajo drugod. V ospredju sta bili predvsem dve podrobnosti, začenši z novim proizvodnim procesom Intel 4, ki je prvi v tej hiši, ki je povsem zasnovan okoli rabe ekstremne ultravijolične litografije (EUV). Glede na optimizem, ki veje iz besed pristojnih, očitno ne trpi za kakšnimi bistvenimi poporodnimi težavami, kar je za Intel v zadnjih letih že velik uspeh. Druga zanimivost pa je prenovljen Thread Director, se pravi organizacija dodeljevanja procesnih niti v čipu. Medtem ko so procesi doslej privzeto romali na P-jedro in nato po stopničkah navzdol, če so zahtevali manj virov od predvidenega, je v Meteor Laku princip v grobem obraten: procesi se bodo skušali privzeto izvajati čim bolj varčno in če ne bo šlo, jih bo organizator vrgel na močnejša jedra. Koliko neželene latence bo to povzročilo, bo treba še videti.