Standard PCI Express 6.0 dokončan

Danes je PCI Special Interest Group (PCI-SIG) izdala končne specifikacije (1.0) standarda PCI Express 6.0, ki predstavlja naslednjo generacijo splošnega vodila za priklop internih naprav. Tri leta po sprejemu standarda 5.0, ki se v novih računalnikih šele pojavlja, vidimo, kaj bo prinesla prihodnost. PCI Express 6.0 bo omogočil hitrosti od 16 GB/s (x1) do 256 GB/s (x16 v obe smeri skupaj). Prve naprave pričakujemo sredi leta 2023, sprva v strežnikih.

Poleg višje prepustnosti, ki se približno vsaka tri leta podvoji, prinaša PCI Express 6.0 še nekaj drugih novosti, a še vedno zagotavlja tudi združljivost za nazaj v obeh smereh (torej stare naprave v novih ležiščih in nove naprave v starejših ležiščih), le da bodo hitrosti ustrezno nižje. Kot pojasnjuje Debendra Das Sharma iz PCI-SIG, je tehnologija za povezljivost uspešna, če zmore tri generacije povečanja prepustnosti v enem desetletju, kar je PCI Expressu več kot uspelo.

Višjo hitrost novi PCI Express dosega s tehnologijo PAM4 (Pulse Amplitude Modulation 4), ki pa ima več napak pri prenosu. Odpravljajo se s pristopoma FEC (Forward Error Correction) in Cyclic Redundancy Checking (CRC). PAM4 podatke modulira v štirih stopnjah, da lahko signal odvisno od jakosti prenese vrednosti 00, 01, 10 ali 11, torej dva bita istočasno. Podobno logiko uporabljajo SSD-ji z MLC, kjer v eni celici shranimo več bitov podatkov na enak način, torej z graduacijo zapisa. Sam po sebi PAM4 ni revolucija, saj je enak pristop že uporabljalo nekaj standardov (npr. 200G ethernet), a so bili v glavnem dražji, bolj eksotični. Druga večja novost je FLIT (FLow control unIT), ki se nahaja nivo više. Medtem ko je PAM4 povsem fizični sloj (physical layer) enkodiranja podatkov v električne signale, je FLIT na logičnem slojem in se uporablja za razkosanje podatkov v paketke fiksne dolžine. To je pomembno, ker metode za lovljenje napak v prenosu potrebujejo paketke fiksne dolžine.