Novi podatki o K8L...

DailyTech poroča, da so na AMD-jevem pomladnem forumu od Chucka Moorea, predstavnika AMD-ja, uspeli zvedeti več podrobnosti o prihajajočih procesorjih serije K8L. Čeprav AMD pravi, da gre za evolucijski in ne revolucijski korak naprej, novosti očitno ne bo manjkalo.

K8L prinaša ob drugih tudi tri bistvene novosti na področju cachea (predpomnilnika), pomnilniškega vmesnika in Hypertransporta. K8L bo AMD-jev prvi čip s podporo za L3 cache še od časov starega K6, bo pa tudi "quad core friendly", kar pomeni, da bo dodatno prilagojen možnosti dela s štirimi jedri.

Vsako jedro bo imelo neodvisen L2 predpomnilnik, vsa jedra v procesorju pa si bodo delila L3. Podatkov o količinah predpomnilnika še ni, vendar lahko domnevamo, da pri izdelavi, v geometriji 65 nm SOI, tega verjetno ne bo ravno malo.

Čip bo podpiral DDR-2 in DDR-3, ko bo ta postal dosegljiv, čeprav je še negotova prisotnost DDR-3 v času splavitve K8L in tako ni podatkov o tem, če bo ta opcija prisotna ob splavitvi nove serije.

Hypertransport3 bo tudi pomembna novost K8L. Ta prinaša višje frekvence dela (od 1.4 do 2.6 GHz) in s tem tudi višje hitrosti prenosa (od 2.8 GT/s do 5.2 Gs/s; T= "transfer").
Trenutno K8 čipi dovoljujejo frekvence do 1.0 GHz, čeprav je Hypertransport standard definiran do 1.4 GHz.

K8L naj bi bil tudi bolj "coprocessor friendly" in lahko pričakujemo, da bomo v prihodnje lahko videli posebne koprocesorske enote, za na primer pospeševanje raznih matematičnih in kriptografskih postopkov.

V načrtu so tudi druge izboljšave, kot so denimo novo dinamično napajanje procesorja, ki bo omogočalo ločeno napajanje za CPU in pomnilniški krmilnik (memory controller), 32-byte prefetch, 48-bitno naslavljanje z velikostjo strani 1 GiB in možnost izvajanja 128-bitnih SSE ukazov v enem ciklu.

Prvi "quad core" čipi bodo še "navadni" K8, pojavili pa naj bi se koncem naslednjega leta.