Uvodno predavanje delavnice HDL in FPGA

V četrtek, 18. 3. 2010, ob 17.00 bo v Hekovniku uvodno predavanje delavnice HDL in FPGA. Namenjeno je vsem, ki bi vas zanimala delavnica, ki se bo odvijala nadaljnjih šest četrtkov ob 17. uri.

Predavanje se bo osredotočilo na programabilno logiko (FPGA) programski jezik zanjo (Verilog). Opisani bodo zgradba in funkcionalnost FPGA-vezij ter sodobni primeri uporabe. Predstavljen bo tudi program tečaja, na katerem bodo nekateri od teh primerov uporabe podrobno razloženi. Predaval bo Iztok Jeras, ki za mednarodno podjetje inSilica piše Verilog kodo, ki nazadnje pristane v ASIC-vezjih v mobilnih telefonih. Več informacij in prijave.